Функции алу: Арифметико логическое устройство (АЛУ)

Цифровые микросхемы транзисторы.

Микросхемы ТТЛ (74…).

На рисунке показана схема самого распространенного логического элемента — основы микросхем серии К155 и ее зарубежного аналога — серии 74. Эти серии принято называть стандартными (СТТЛ). Логический элемент микросхем серии К155 имеет среднее быстродействие tзд,р,ср.= 13 нс. и среднее значение тока потребления Iпот = 1,5…2 мА. Таким образом, энергия, затрачиваемая этим элементом на перенос одного бита информации, примерно 100 пДж.

Для обеспечения выходного напряжения высокого уровня U1вых. 2,5 В в схему на рисунке потребовалось добавить диод сдвига уровня VD4, падение напряжения на котором равно 0,7 В. Таким способом была реализована совместимость различных серий ТТЛ по логическим уровням. Микросхемы на основе инвертора, показанного на рисунке (серии К155, К555, К1533, К1531, К134, К131, К531), имеют очень большую номенклатуру и широко применяются.Функции алу: Арифметико логическое устройство (АЛУ)

Динамические параметры микросхем ТТЛ серии

ТТЛ серияПараметрНагрузка
РоссийскиеЗарубежныеPпот. мВт.tзд.р. нсЭпот. пДж.Cн. пФ.Rн. кОм.
К155 КМ1557410990150,4
К13474L13333504
К13174H226132250,28
К55574LS29,519152
К53174S19357150,28
К153374ALS1,244,8152
К153174F4312150,28

При совместном использовании микросхем ТТЛ высокоскоростных, стандартных и микромощных следует учитывать, что микросхемы серии К531 дают увеличенный уровень помех по шинам питания из-за больших по силе и коротких по времени импульсов сквозного тока короткого замыкания выходных транзисторов логических элементов.Функции алу: Арифметико логическое устройство (АЛУ) При совместном применении микросхем серий К155 и К555 помехи невелики.

Взаимная нагрузочная способность логических элементов ТТЛ разных серий

Нагружаемый
выход
Число входов-нагрузок из серий
К555 (74LS)К155 (74)К531 (74S)
К155, КM155, (74)40108
К155, КM155, (74), буферная603024
К555 (74LS)2054
К555 (74LS), буферная601512
К531 (74S)501210
К531 (74S), буферная1503730

Выходы однокристальных, т.Функции алу: Арифметико логическое устройство (АЛУ) е. расположенных в одном корпусе, логических элементов ТТЛ, можно соединять вместе. При этом надо учитывать, что импульсная помеха от сквозного тока по проводу питания пропорционально возрастет. Реально на печатной плате остаются неиспользованные входы и даже микросхемы (часто их специально «закладывают про запас») Такие входы логического элемента можно соединять вместе, при этом ток Ioвх. не увеличивается. Как правило, микросхемы ТТЛ с логическими функциями И, ИЛИ потребляют от источников питании меньшие токи, если на всех входах присутствуют напряжения низкого уровня. Из-за этого входы таких неиспользуемых элементов ТТЛ следует заземлять.



Статические параметры микросхем ТТЛ

ПараметрУсловия измеренияК155К555К531К1531
Мин.Функции алу: Арифметико логическое устройство (АЛУ)Тип.Макс.Мин.Тип.Макс.Мин.Тип.Макс.Мин.Макс.
U1вх, В
схема
U1вх или U0вх Присутствуют на всех входах2

2

2

2
U0вх, В
схема

0,8

0,8

0,8

U0вых, В
схема
Uи.п.= 4,5 В

0,4

0,350,5

0,5

0,5
I0вых= 16 мАI0вых= 8 мАI0вых= 20 мА
U1вых, В
схема
Uи.Функции алу: Арифметико логическое устройство (АЛУ) п.= 4,5 В2,43,5

2,73,4

2,73,4

2,7
I1вых= -0,8 мАI1вых= -0,4 мАI1вых= -1 мА
I1вых, мкА с ОК
схема
U1и.п.= 4,5 В, U1вых=5,5 В

250

100

250

I1вых, мкА Состояние Z
схема
U1и.п.= 5,5 В, U1вых= 2,4 В на входе разрешения Е1 Uвх= 2 В

40

20

50

I0вых, мкА Состояние Z
схема
U1и.Функции алу: Арифметико логическое устройство (АЛУ) п.= 5,5 В, Uвых= 0,4 В, Uвх= 2 В

-40

-20

-50

I1вх, мкА
схема
U1и.п.= 5,5 В, U1вх= 2,7 В

40

20

50

20
I1вх, max, мАU1и.п.= 5,5 В, U1вх= 10 В

1

0,1

1

0,1
I0вх, мА
схема
U1и.п.= 5,5 В, U0вх= 0,4 В

-1,6

-0,4

-2,0

-0,6
Iк.Функции алу: Арифметико логическое устройство (АЛУ) з., мАU1и.п.= 5,5 В, U0вых= 0 В-18

-55

-100

-100-60-150

Функции предварительной версии — Configuration Manager



  • Оқу үшін 2 минут

Бұл мақалада

Область применения: Configuration Manager (Current Branch)Applies to: Configuration Manager (current branch)

Функции предварительной версии — это функции в Current Branch для раннего тестирования в рабочей среде.Pre-release features are features that are in the current branch for early testing in a production environment.Функции алу: Арифметико логическое устройство (АЛУ) Эти функции полностью поддерживаются, но все еще находятся в процессе активной разработки.These features are fully supported, but still in active development. В них могут вноситься изменения до перемещения из категории предварительной версии.They might receive changes until they move out of the pre-release category.

Предоставление согласияGive consent

Перед использованием функций предварительной версии дайте согласие на работу с ними.Before using pre-release features, give consent to use pre-release features. Предоставление согласия — это однократное действие для каждой иерархии, которое нельзя отменить.Giving consent is a one-time action per hierarchy that you can’t undo. Пока вы не предоставите согласие, вы не сможете включить новые функции предварительной версии, входящие в состав обновлений.Until you give consent, you can’t enable new pre-release features included with updates. Включенную функцию предварительной версии нельзя отключить.After you turn on a pre-release feature, you can’t turn it off.Функции алу: Арифметико логическое устройство (АЛУ)

  1. В консоли Configuration Manager перейдите в рабочую область Администрирование, разверните узел Конфигурация сайта и выберите узел Сайты.In the Configuration Manager console, go to the Administration workspace, expand Site Configuration, and select the Sites node.

  2. Выберите Параметры иерархии на ленте.Click Hierarchy Settings in the ribbon.

  3. На вкладке Общие свойств параметров иерархии включите параметр Согласиться на использование предварительного выпуска компонентов.On the General tab of Hierarchy Settings Properties, enable the option to Consent to use pre-release features. Нажмите кнопку ОК.Click OK.

Включение функций предварительной версииEnable pre-release features

Если вы устанавливаете обновление, которое содержит функции предварительной версии, эти функции отображаются в мастере обслуживания и обновления вместе с обычными функциями, входящими в обновление.When you install an update that includes pre-release features, those features are visible in the Updates and Servicing Wizard with the regular features included in the update.Функции алу: Арифметико логическое устройство (АЛУ)

Если вы дали согласиеIf you have given consent

Включите функции предварительной версии в мастере обновлений и обслуживания.In the Updates and Servicing Wizard, enable pre-release features. Вы выберите предварительные функции так, как любые другие компоненты.Select the pre-release features as you would any other feature.

При необходимости можно подождать включения функций предварительной версии в узле Функции в разделе Обновления и обслуживание в рабочей области Администрирование.Optionally, wait to enable pre-release features later from the Features node under Updates and Servicing in the Administration workspace. Выберите функцию, за затем нажмите кнопку Включить на ленте.Select a feature, and then click Turn on in the ribbon. Функция будет доступна для использования после вашего согласия.Until you give consent, this option isn’t available for use.

Если вы не дали согласиеIf you haven’t given consent

Функции отображаются в мастере обновлений и обслуживания, но вы не можете их включить.Функции алу: Арифметико логическое устройство (АЛУ) In the Updates and Servicing Wizard, pre-release features are visible but you can’t enable them. После установки обновления эти функции появятся в узле Функции.After the update is installed, these features are visible in the Features node. Однако их нельзя включить, пока вы не дадите согласие.However, you can’t enable them until you give consent.

Важно!

В иерархии с несколькими сайтами можно включить только дополнительные компоненты и компоненты предварительной версии с сайта центра администрирования.In a multi-site hierarchy, you can only enable optional or pre-release features from the central administration site. Это поведение позволяет гарантировать отсутствие конфликтов в иерархии.This behavior ensures there are no conflicts across the hierarchy.

Если вы дали согласие на автономном первичном сайте, а затем расширили иерархию, установив новый сайт центра администрирования, то необходимо снова дать согласие на сайте центра администрирования.If you gave consent at a stand-alone primary site, and then expand the hierarchy by installing a new central administration site, you must give consent again at the central administration site.Функции алу: Арифметико логическое устройство (АЛУ)

При включении функции предварительного выпуска диспетчер иерархии Configuration Manager (HMAN) должен обработать данное изменение, прежде чем эта функция станет доступной.When you enable a pre-release feature, the Configuration Manager hierarchy manager (HMAN) must process the change before that feature becomes available. Обработка изменения часто выполняется сразу же.Processing of the change is often immediate. В зависимости от цикла обработки HMAN это может занять до 30 минут.Depending on the HMAN processing cycle, it can take up to 30 minutes to complete. После обработки изменения и перед использованием функции следует перезапустить консоль.After the change is processed, restart the console before using the feature.

Список функций предварительной версииList of pre-release features

Совет

Дополнительные сведения о функциях, которые необходимо включить в первую очередь и которые не являются функциями предварительной версии, см. в разделе Включение дополнительных функций из обновлений.Функции алу: Арифметико логическое устройство (АЛУ) For more information on non-pre-release features that you must enable first, see Enable optional features from updates.

Дополнительные сведения о компонентах, которые доступны только в ветви технической версии, см. в разделе Technical Preview.For more information on features that are only available in the technical preview branch, see Technical Preview.



D-Link DSL-245GR

USB-порт

Маршрутизатор оснащен USB-портом для подключения USB-модема, при помощи которого Вы сможете оперативно подключаться к сети Интернет. Кроме того, Вы можете подключить к USB-порту маршрутизатора USB-накопитель, который будет использоваться в качестве сетевого диска, или принтер.

DSL-порт и 4-портовый коммутатор, поддержка Ethernet WAN

Маршрутизатор оснащен DSL-портом для подключения к высокоскоростной VDSL-линии. Встроенный 4-портовый коммутатор маршрутизатора позволяет подключать компьютеры, оснащенные Ethernet-адаптерами, игровые консоли и другие устройства к Вашей сети.Функции алу: Арифметико логическое устройство (АЛУ) Кроме того, любой Ethernet-порт устройства можно использовать для подключения к выделенной Ethernet-линии.

Беспроводной интерфейс

Используя беспроводной маршрутизатор DSL-245GR, Вы сможете быстро организовать высокоскоростную беспроводную сеть дома и в офисе, предоставив доступ к сети Интернет компьютерам и мобильным устройствам практически в любой точке (в зоне действия беспроводной сети). Одновременная работа в диапазонах 2,4 ГГц и 5 ГГц позволяет использовать беспроводную сеть для широкого круга задач. Маршрутизатор может выполнять функции базовой станции для подключения к беспроводной сети устройств, работающих по стандартам 802.11a, 802.11b, 802.11g, 802.11n и 802.11ac (со скоростью беспроводного соединения до 1167 Мбит/с)1.

Безопасное беспроводное соединение

В маршрутизаторе реализовано множество функций для беспроводного интерфейса. Устройство поддерживает несколько стандартов безопасности (WEP, WPA/WPA2), фильтрацию подключаемых устройств по MAC-адресу, а также позволяет использовать технологии WPS и WMM.Функции алу: Арифметико логическое устройство (АЛУ)

Кроме того, устройство оборудовано кнопкой для выключения/включения Wi-Fi-сети. В случае необходимости, например, уезжая из дома, Вы можете выключить беспроводную сеть маршрутизатора одним нажатием на кнопку, при этом устройства, подключенные к LAN-портам маршрутизатора, останутся в сети.

Расширенные возможности беспроводной сети

Возможность настройки гостевой Wi-Fi-сети позволит Вам создать отдельную беспроводную сеть с индивидуальными настройками безопасности и ограничением максимальной скорости. Устройства гостевой сети смогут подключиться к Интернету, но будут изолированы от устройств и ресурсов локальной сети маршрутизатора.

Безопасность

Беспроводной маршрутизатор DSL-245GR оснащен встроенным межсетевым экраном. Расширенные функции безопасности позволяют минимизировать последствия действий хакеров и предотвращают вторжения в Вашу сеть и доступ к нежелательным сайтам для пользователей Вашей локальной сети.

Поддержка протокола SSH повышает безопасность при удаленной настройке маршрутизатора и управлении им за счет шифрования всего передаваемого трафика, включая пароли.Функции алу: Арифметико логическое устройство (АЛУ)

Кроме того, маршрутизатор поддерживает протокол IPsec и позволяет организовывать безопасные VPN-туннели.

Встроенный сервис Яндекс.DNS обеспечивает защиту от вредоносных и мошеннических сайтов, а также позволяет ограничить доступ детей к «взрослым» материалам.

Простая настройка и обновление

Для настройки беспроводного маршрутизатора DSL-245GR используется простой и удобный встроенный web-интерфейс (доступен на двух языках – русском и английском).

Удобный мастер настройки позволяет задать все необходимые параметры за несколько простых шагов.

Также DSL-245GR поддерживает настройку и управление с помощью мобильного приложения для устройств под управлением ОС Android и iOS.

Вы легко можете обновить встроенное ПО – маршрутизатор сам находит проверенную версию ПО на сервере обновлений D Link и уведомляет пользователя о готовности установить его.

Как работает процессор?

Инструмент проще, чем машина. Зачастую инструментом работают руками, а машину приводит в действие паровая сила или животное.Функции алу: Арифметико логическое устройство (АЛУ)

Чарльз Бэббидж

Компьютер тоже можно назвать машиной, только вместо паровой силы здесь электричество. Но программирование сделало компьютер таким же простым, как любой инструмент.

Процессор — это сердце/мозг любого компьютера. Его основное назначение — арифметические и логические операции, и прежде чем погрузиться в дебри процессора, нужно разобраться в его основных компонентах и принципах их работы.

Два основных компонента процессора

Устройство управления

Устройство управления (УУ) помогает процессору контролировать и выполнять инструкции. УУ сообщает компонентам, что именно нужно делать. В соответствии с инструкциями он координирует работу с другими частями компьютера, включая второй основной компонент — арифметико-логическое устройство (АЛУ). Все инструкции вначале поступают именно на устройство управления.

Существует два типа реализации УУ:

  • УУ на жёсткой логике (англ. hardwired control units). Характер работы определяется внутренним электрическим строением — устройством печатной платы или кристалла.Функции алу: Арифметико логическое устройство (АЛУ) Соответственно, модификация такого УУ без физического вмешательства невозможна.
  • УУ с микропрограммным управлением (англ. microprogrammable control units). Может быть запрограммирован для тех или иных целей. Программная часть сохраняется в памяти УУ.

УУ на жёсткой логике быстрее, но УУ с микропрограммным управлением обладает более гибкой функциональностью.

Арифметико-логическое устройство

Это устройство, как ни странно, выполняет все арифметические и логические операции, например сложение, вычитание, логическое ИЛИ и т. п. АЛУ состоит из логических элементов, которые и выполняют эти операции.

Большинство логических элементов имеют два входа и один выход.

Ниже приведена схема полусумматора, у которой два входа и два выхода. A и B здесь являются входами, S — выходом, C — переносом (в старший разряд).

Схема арифметического полусумматора

Хранение информации — регистры и память

Как говорилось ранее, процессор выполняет поступающие на него команды.Функции алу: Арифметико логическое устройство (АЛУ) Команды в большинстве случаев работают с данными, которые могут быть промежуточными, входными или выходными. Все эти данные вместе с инструкциями сохраняются в регистрах и памяти.

Регистры

Регистр — минимальная ячейка памяти данных. Регистры состоят из триггеров (англ. latches/flip-flops). Триггеры, в свою очередь, состоят из логических элементов и могут хранить в себе 1 бит информации.

Прим. перев. Триггеры могут быть синхронные и асинхронные. Асинхронные могут менять своё состояние в любой момент, а синхронные только во время положительного/отрицательного перепада на входе синхронизации.

По функциональному назначению триггеры делятся на несколько групп:

  • RS-триггер: сохраняет своё состояние при нулевых уровнях на обоих входах и изменяет его при установке единице на одном из входов (Reset/Set — Сброс/Установка).
  • JK-триггер: идентичен RS-триггеру за исключением того, что при подаче единиц сразу на два входа триггер меняет своё состояние на противоположное (счётный режим).Функции алу: Арифметико логическое устройство (АЛУ)
  • T-триггер: меняет своё состояние на противоположное при каждом такте на его единственном входе.
  • D-триггер: запоминает состояние на входе в момент синхронизации. Асинхронные D-триггеры смысла не имеют.

Для хранения промежуточных данных ОЗУ не подходит, т. к. это замедлит работу процессора. Промежуточные данные отсылаются в регистры по шине. В них могут храниться команды, выходные данные и даже адреса ячеек памяти.

Принцип действия RS-триггера

Память (ОЗУ)

ОЗУ (оперативное запоминающее устройство, англ. RAM) — это большая группа этих самых регистров, соединённых вместе. Память у такого хранилища непостоянная и данные оттуда пропадают при отключении питания. ОЗУ принимает адрес ячейки памяти, в которую нужно поместить данные, сами данные и флаг записи/чтения, который приводит в действие триггеры.

Прим. перев. Оперативная память бывает статической и динамической — SRAM и DRAM соответственно. В статической памяти ячейками являются триггеры, а в динамической — конденсаторы.Функции алу: Арифметико логическое устройство (АЛУ) SRAM быстрее, а DRAM дешевле.

Команды (инструкции)

Команды — это фактические действия, которые компьютер должен выполнять. Они бывают нескольких типов:

  • Арифметические: сложение, вычитание, умножение и т. д.
  • Логические: И (логическое умножение/конъюнкция), ИЛИ (логическое суммирование/дизъюнкция), отрицание и т. д.
  • Информационные: move, input, outptut, load и store.
  • Команды перехода: goto, if ... goto, call и return.
  • Команда останова: halt.

Прим. перев. На самом деле все арифметические операции в АЛУ могут быть созданы на основе всего двух: сложение и сдвиг. Однако чем больше базовых операций поддерживает АЛУ, тем оно быстрее.

Инструкции предоставляются компьютеру на языке ассемблера или генерируются компилятором высокоуровневых языков.

В процессоре инструкции реализуются на аппаратном уровне.Функции алу: Арифметико логическое устройство (АЛУ) За один такт одноядерный процессор может выполнить одну элементарную (базовую) инструкцию.

Группу инструкций принято называть набором команд (англ. instruction set).

Тактирование процессора

Быстродействие компьютера определяется тактовой частотой его процессора. Тактовая частота — количество тактов (соответственно и исполняемых команд) за секунду.

Частота нынешних процессоров измеряется в ГГц (Гигагерцы). 1 ГГц = 10⁹ Гц — миллиард операций в секунду.

Чтобы уменьшить время выполнения программы, нужно либо оптимизировать (уменьшить) её, либо увеличить тактовую частоту. У части процессоров есть возможность увеличить частоту (разогнать процессор), однако такие действия физически влияют на процессор и нередко вызывают перегрев и выход из строя.

Выполнение инструкций

Инструкции хранятся в ОЗУ в последовательном порядке. Для гипотетического процессора инструкция состоит из кода операции и адреса памяти/регистра. Внутри управляющего устройства есть два регистра инструкций, в которые загружается код команды и адрес текущей исполняемой команды. Ещё в процессоре есть дополнительные регистры, которые хранят в себе последние 4 бита выполненных инструкций.

Ниже рассмотрен пример набора команд, который суммирует два числа:

  1. LOAD_A 8. Это команда сохраняет в ОЗУ данные, скажем, <1100 1000>. Первые 4 бита — код операции. Именно он определяет инструкцию. Эти данные помещаются в регистры инструкций УУ. Команда декодируется в инструкцию load_A — поместить данные 1000 (последние 4 бита команды) в регистр A.
  2. LOAD_B 2. Ситуация, аналогичная прошлой. Здесь помещается число 2 (0010) в регистр B.
  3. ADD B A. Команда суммирует два числа (точнее прибавляет значение регистра B в регистр A). УУ сообщает АЛУ, что нужно выполнить операцию суммирования и поместить результат обратно в регистр A.
  4. STORE_A 23. Сохраняем значение регистра A в ячейку памяти с адресом 23.

Вот такие операции нужны, чтобы сложить два числа.

Шина

Все данные между процессором, регистрами, памятью и I/O-устройствами (устройствами ввода-вывода) передаются по шинам. Чтобы загрузить в память только что обработанные данные, процессор помещает адрес в шину адреса и данные в шину данных. Потом нужно дать разрешение на запись на шине управления.

Кэш

У процессора есть механизм сохранения инструкций в кэш. Как мы выяснили ранее, за секунду процессор может выполнить миллиарды инструкций. Поэтому если бы каждая инструкция хранилась в ОЗУ, то её изъятие оттуда занимало бы больше времени, чем её обработка. Поэтому для ускорения работы процессор хранит часть инструкций и данных в кэше.

Если данные в кэше и памяти не совпадают, то они помечаются грязными битами (англ. dirty bit).

Поток инструкций

Современные процессоры могут параллельно обрабатывать несколько команд. Пока одна инструкция находится в стадии декодирования, процессор может успеть получить другую инструкцию.

Однако такое решение подходит только для тех инструкций, которые не зависят друг от друга.

Если процессор многоядерный, это означает, что фактически в нём находятся несколько отдельных процессоров с некоторыми общими ресурсами, например кэшем.

Если хотите узнать о процессорах больше, посмотрите, какие бывают популярные архитектуры: CISC, RISC, MISC и другие и виды.

Перевод статьи «How does a CPU work?»

D-Link DVG-7111S
















































































































DVG-7111S

DVG-7111S/RU

Аппаратная ревизия

B1

A1


Аппаратное обеспечение

Интерфейсы устройства

FXS

1 порт с разъемом RJ-11

FXO

1 порт c разъемом RJ-11

WAN

1 порт 10/100Base-TX с разъемом RJ-45


Автоматическoe определение полярности MDI/MDIX


+

+

LAN

1 порт 10/100Base-TX с разъемом RJ-45


Автоматическoe определение полярности MDI/MDIX


+

+

Индикаторы

Line

Phone

WAN

LAN

Register

Alarm

Power

Программное обеспечение

Голосовые функции

Кодеки

G.711a/μ-law

G.723.1

G.726

G.729A/B

Обнаружение/генерация DTMF

+

+

Обнаружение / подавление пауз

+

+

Генерация комфортного шума (CNG)

+

+


Обнаружение голосовой активности (VAD)


+

+

Эхоподавление

G.168

G.168

Настраиваемый jitter-буфер

+

+


Генерация тона CPT (Call Progress Tone)


+

+

Регулировка усиления

Авто / программируемая

Встроенный Local Mixer

+

+

IVR

+

+

Функции звонков

Звонки в режиме Peer-to-Peer

+

+


Удержание / снятие с удержания вызова


+

+

Ожидание вызова

+

+

Подбор звонка (Call Pick-up)

+

+

Перевод звонка (требуется SIP-сервер)

Call Transfer

+

+

Cопровождаемый

+

+

Несопровождаемый

+

+

Переадресация звонков

Занято / нет ответа / безусловная

Функция «Не беспокоить»

+

+

Скоростной набор

+

+

Повторный набор

+

+

Трехсторонняя конференция

+

+

MWI (RFC-3842)

+

+

Hot Line и Warm Line

+

+

Телефонные функции

Формат DTMF

Внутриполосный (In-Band) DTMF

+

+

Внеполосный (Out-of-Band) DTMF

+

+

DTMF Relay (RFC2833 или SIP INFO)

+

+


Поддержка формата набираемого номера


DTMF/Импульсный

Обнаружение (FXO) и генерация (FXS) тона ТфОП

+

+

Тон приемника при снятии трубки

480 Гц


Обнаружение и генерация идентификатора звонящего (Caller ID): 




DTMF

+

+

FSK-Bellcore Type 1 и 2

+

+

FSK-ETSI Type 1 и 2

+

+

Форматы FSK

Имя звонящего / номер / дата и время / vMWI

Обнаружение смены полярности (FXO) и генерация (FXS)

+

+

T.30 FAX Bypass G.711, T.38, передача факса в реальном времени

+

+

Механизм предотвращения ошибок

Сетевой сервис / проблемы с питанием

FXS relay to FXO

+

+

Таблица номеров спецслужб (FXO)

+

+

Модем по IP 

до V.34

Управление вызовами

Поддержка Outbound Proxy

+

+

Механизм SIP Registration Failover

+

+

Group Hunting

+

+

Privacy mechanism / Private extensions to SIP

+

+

Таймеры сессии

Update / Re-invite

Поддержка DNS SRV

+

+

Типы звонков

Голос / модем / факс

Маршрутизация звонков по номеру префикса

+

+


Поддержка программируемого пользователем плана набора


+

+

Поддержка Toll-Free (FXO)

+

+

Управление номером автоматического набора (VoIP и FXO)

+

+

Клиент CDR

+

+

Клиент менеджера телефонной книги

+

+

Телефонная книга

+

+

E.164, поддержка ENUM

+

+

Symmetric RTP

+

+

Управление учетными записями

Регистрация на основе портов

+

+

Регистрация по IP-адресу SIP-сервера или доменному имени

+

+

Поддержка формата RFC3986 SIP URI

+

+

Качество обслуживания (QoS)

ToS

+

+

8 очередей приоритетов 802.1p

+

+

DiffServ (DSCP)

+

+

Управление полосой пропускания на WAN-порту

+

+

VLAN

VLAN Tagging для пакетов с голосом и данными

+

+

Управление

WEB-интервейс

+

+

Telnet

+

+

SNMP v2

(опционально)

TR-069/TR-104

(опционально)

Физические параметры

Размеры

135 x 99 x 35 мм

135 x 96 x 40 мм

Вес

160г

160г

Условия эксплуатации

Питание

На входе

100-240В, 50-60 Гц переменного тока 1А

Требуемое питание

12В постоянного тока 1,5А

Потребляемая мощность

4,8 Вт

Максимальная потребляемая мощность

5 Вт

MTBF

115 486 ч

Рабочая температура

От 0˚ до 45˚C

Температура хранения

От -20˚ до 65˚C

Рабочая влажность

От 10% до 90%, без образования конденсата

Влажность хранения

От 5% до 95%, без образования конденсата

Прочее

Сертификаты

FCC Class B, CE

D-Link DIR-615
















































































































DIR-615/T4DIR-615S

Аппаратное обеспечение

ПроцессорRTL8196E (400 МГц)RTL8196D (620 МГц)
Оперативная память32 МБ
Flash-память4 МБ

Интерфейсы

Порт WAN 10/100BASE-TX

4 порта LAN 10/100BASE-TX

Индикаторы

Питание

Беспроводная сеть

Интернет

Питание

Беспроводная сеть

WPS

Интернет

4 индикатора Локальная сеть

Кнопки

Кнопка ON/OFF для включения/выключения питания

Кнопка WPS/RESET для

установки беспроводного

соединения и возврата к

заводским настройкам

Кнопка RESET для возврата к заводским настройкам

Кнопка WPS для установки беспроводного

соединения и включения/выключения беспроводной сети

Антенна

Две несъемные

всенаправленные антенны

Две несъемные

всенаправленные антенны

Коэффициент усиления 5 дБи

Коэффициент усиления 5 дБи

Схема MIMO

2 x 2

Разъем питания

Разъем для подключения питания (постоянный ток)

Программное обеспечение

Типы подключения WAN

PPPoE

+

+

IPv6 PPPoE

+

+

PPPoE Dual Stack

+

+

Статический IPv4 / Динамический IPv4

+

+

Статический IPv6 / Динамический IPv6

+

+

PPPoE + Статический IP / Динамический IP 

(PPPoE Dual Access)

+

+

PPTP/L2TP + Статический IP

+

+

PPTP/L2TP + Динамический IP

+

+

Сетевые функции

DHCP-сервер/relay

+

+

Расширенная настройка встроенного DHCP-сервера++

Назначение IPv6-адресов в режиме Stateful/Stateless, делегирование префикса IPv6

++
Автоматическое получение LAN IP-адреса (в режимах точка доступа, повторитель, клиент)++

DNS relay

+

+

Dynamic DNS

+

+

Статическая IP-маршрутизация

+

+

Статическая IPv6-маршрутизация

+

+

IGMP Proxy

+

+

RIP

+

Поддержка UPnP IGD

+

+

Поддержка VLAN

+

+

Поддержка функции ping со стороны внешней сети (WAN ping respond)

+

+

Поддержка механизма SIP ALG

+

+

Поддержка RTSP

+

+

Резервирование WAN

+

+

Встроенное приложение UDPXY

+

+

Настройка скорости, режима дуплекса и функции управления потоком (flow control) в режиме автоматического согласования/Ручная настройка скорости и режима дуплекса для каждого Ethernet-порта

+

+

Настройка максимальной скорости исходящего трафика для каждого порта маршрутизатора

+

+

Функции межсетевого экрана

Преобразование сетевых адресов (NAT)

+

+

Контроль состояния соединений (SPI)

+

+

IP-фильтр

+

+

IPv6-фильтр

+

+

MAC-фильтр

+

+

URL-фильтр

+

+

DMZ-зона

+

+

Функция защиты от ARP- и DDoS-атак

+

+

Виртуальные серверы

+

+

Встроенный сервис контентной фильтрации Яндекс.DNS

+

+

VPN

IPsec/PPTP/L2TP/PPPoE pass-through

+

+

Управление и мониторинг

Локальный и удаленный доступ к настройкам

TELNET/WEB (HTTPS, HTTP)

Web-интерфейс настройки и управления на русском и английском языках

+

+

Поддержка приложения D-Link Assistant1 для устройств под управлением ОС Android и iOS

+

+

Уведомление о проблемах с подключением и автоматическое перенаправление к настройкам

+

+

Обновление ПО маршрутизатора через web-интерфейс

+

+

Автоматическое уведомление о наличии новой версии ПО

+

+

Сохранение и загрузка конфигурации

+

+

Возможность передачи журнала событий на удаленный сервер

+

+

Автоматическая синхронизация системного времени с NTP-сервером и ручная настройка даты и времени

+

+

Утилита ping

+

+

Утилита traceroute

+

+

Клиент TR-069

+

+

Параметры беспроводного модуля

Стандарты

IEEE 802.11b/g/n

Диапазон частот


2400 ~ 2483,5 МГц

Безопасность беспроводного соединения

WEP

+

+

WPA/WPA2 (Personal/Enterprise)

+

+

МАС-фильтр

+

+

WPS (PBC/PIN)

+

+

Дополнительные функции

Режим «клиент»

+

+

WMM (Wi-Fi QoS)

+

+

Информация о подключенных Wi-Fi-клиентах

+

+

Расширенные настройки

+

+

Гостевая Wi-Fi-сеть / поддержка MBSSID

+

+

Интеллектуальное распределение Wi-Fi-клиентов

+

+

Ограничение скорости для беспроводной сети/отдельного MAC-адреса

+

+

Периодическое сканирование каналов, автоматический переход на более свободный канал

+

+

Автоматическое согласование ширины канала с условиями окружающей среды (20/40 Coexistence)++

Скорость беспроводного соединения

IEEE 802.11b: 1, 2, 5,5 и 11 Мбит/с

IEEE 802.11g: 6, 9, 12, 18, 24, 36, 48 и 54 Мбит/с

IEEE 802.11n: от 6,5 до 300 Мбит/с (от MCS0 до MCS15)

Выходная мощность передатчика


802.11b

15 дБм при 1, 2, 5,5, 11 Мбит/с

802.11g

15 дБм при 6, 9, 12, 18, 24, 36, 48, 54 Мбит/с

802.11n

HT20/HT40

15 дБм при MCS0/1/2/3/4/5/6/8/9/10/11/12/13/14

14 дБм при MCS7/15

Чувствительность приемника

802.11b

-82 дБм при 1 Мбит/с

-80 дБм при 2 Мбит/с

-78 дБм при 5,5 Мбит/с

-76 дБм при 11 Мбит/с

802.11g

-85 дБм при 6 Мбит/с

-84 дБм при 9 Мбит/с

-82 дБм при 12 Мбит/с

-80 дБм при 18 Мбит/с

-77 дБм при 24 Мбит/с

-73 дБм при 36 Мбит/с

-69 дБм при 48 Мбит/с

-68 дБм при 54 Мбит/с

802.11n

HT20

-82 дБм при MCS0/8

-79 дБм при MCS1/9

-77 дБм при MCS2/10

-74 дБм при MCS3/11

-70 дБм при MCS4/12

-66 дБм при MCS5/13

-65 дБм при MCS6/14

-64 дБм при MCS7/15

HT40

-79 дБм при MCS0/8

-76 дБм при MCS1/9

-74 дБм при MCS2/10

-71 дБм при MCS3/11

-67 дБм при MCS4/12

-63 дБм при MCS5/13

-62 дБм при MCS6/14

-61 дБм при MCS7/15

Схемы модуляции

802.11b

DQPSK, DBPSK, DSSS, CCK

802.11g

BPSK, QPSK, 16QAM, 64QAM с OFDM

802.11n

BPSK, QPSK, 16QAM, 64QAM с OFDM

Физические параметры

Размеры

174 x 129 x 33 мм

174 x 115 x 30 мм

Вес

215 г

226 г

Условия эксплуатации

Питание

Выход: 12 В постоянного тока, 0,5 А

Температура

Рабочая: от 0 до 40 °C

Хранения: от -20 до 65 °C

Влажность

При эксплуатации: от 10% до 90% (без конденсата)

При хранении: от 5% до 95% (без конденсата)

Комплект поставки

Маршрутизатор

Адаптер питания постоянного тока 12В/0,5А

Ethernet-кабель2

Документ «Краткое руководство по установке» (буклет)

Маршрутизатор

Адаптер питания постоянного тока 12В/0,5А

Ethernet-кабель

Документ «Краткое руководство по установке» (буклет)

Схема фон Неймана

Основные характеристики вычислительной машины.

Для упрощения схемы принимаются следующие характеристики вычислительной машины фон Неймана:
1) Все команды одноадресные. Адресная часть команды содержит адрес только одного из операндов. При выполнении операций с двумя операндами предполагается нахождение в аккумуляторе второго операнд (его адрес не указан в команде). Результат остается в аккумуляторе;
2) Длина команд и данных совпадает с разрядностью ячеек памяти (адрес очередной команды в памяти может быть получен увеличением на 1 адреса текущей команды, для чтения любой команды или операнда достаточно одного обращения к памяти).

На функциональной схеме показаны типовые узлы каждого из основных устройств ВМ, связи между узлами.

Устройство управления (УУ)— важнейшая часть ВМ, организующая автоматическое выполнение программы (путём реализации функций управления) и обеспечивающая функционирование ВМ как единой системы. При этом ВМ рассматривается как совокупность элементов, между которыми происходит пересылка информации, в ходе которой эта информация может подвергаться определённым видам обработки. Пересылка информации между любыми элементами ВМ инициируется своим сигналом управления (СУ), то есть управление вычислительным процессом сводится к выдаче нужного набора СУ в нужной временной последовательности. Основной функцией УУ является формирование управляющих сигналов, отвечающих за извлечение команд из памяти в порядке, определяемым программой, и последующее исполнение этих команд. Кроме этого, УУ формирует СУ для синхронизации и координации внутренних и внешних устройств ВМ.

Арифметико-логическое устройство (АЛУ) — обеспечивает арифметическую и логическую обработку двух входных переменных, в результате которой формируется выходная переменная. Функции АЛУ обычно сводятся к простым логическим и арифметическим операциям, а также операциям сдвига. Помимо результатов операции АЛУ формирует ряд признаков результата (флагов), характеризующих полученный результат и события, произошедшие в процессе его получения (равенство нулю, чётность, перенос, переполнение, знак и т.д.). Флаги могут анализироваться в УУ для принятия решения о дальнейшей последовательности выполнения команд программы.УУ и АЛУ тесно взаимосвязаны и их обычно рассматривают как единое устройство, известное как центральный процессор (ЦП). Помимо УУ и АЛУ в процессор входит также набор регистров общего назначения (РОН), служащих для промежуточного хранения информации в процессе её обработки.

УУ и АЛУ тесно взаимосвязаны и их обычно рассматривают как единое устройство, известное как центральный процессор (ЦП). Помимо УУ и АЛУ в процессор входит также набор регистров общего назначения (РОН), служащих для промежуточного хранения информации в процессе её обработки.

Узлы устройства управления.

Устройство управления организует автоматическое выполнение программ и функционирование ВМ как единой системы.

Счетчик команд (СК) – это узел УУ, который указывает какую команду следует выполнять дальше. Согласно принципу программного управления соседние команды программы располагаются в ячейках памяти со следующими по порядку адресами. Перед началом вычислений в СК заносится адрес ячейки памяти первой команды. В процессе выполнения каждой команды содержимое СК увеличивается на длину выполняемой команды, либо (для команды перехода) в СК заносится адрес точки перехода. По завершению текущей команды адрес следующей команды всегда берется из СК. В ряде ВМ счетчик команд реализуется в виде обычного регистра, увеличение его содержимого производится внешней схемой.

Регистр команды (РК). Счетчик команд определяет адрес команды, выбираемый из памяти на РК. В РК команда хранится в течение всего времени её выполнения. Так как любая команда содержит два поля, то РК иногда рассматривают как совокупность двух регистров — регистра кода операций (РКоп) и регистра адреса (РА). Если команда занимает более одной ячейки памяти (несколько последовательных байтов), то код операции всегда находится в первом слове команды. По коду операции определяется необходимость считывания из памяти и загрузки в РК остальных слов команды. Выполнение команды начинается только после занесения в РК её полного кода.

Указатель стека (УС). Это регистр, где хранится адрес вершины стека. В реальных вычислительных машинах стек реализуется в виде участка основной памяти, обычно расположенной в области наибольших адресов. Заполнение стека происходит в сторону уменьшения адресов, при этом вершина стека – это ячейка, куда была произведена последняя по времени запись. При выполнении операции push (занесение в стек) содержимое УС сначала уменьшается на единицу, после чего используется в качестве адреса, по которому производится запись. Соответствующая ячейка становится вершиной стека. Считывание из стека (операция pop) происходит из ячейки, на которую указывает текущий адрес УС, после чего содержимое указателя стека увеличивается на единицу. Вершина стека опускается, а считанное слово считается удалённым из стека (физически считанное слово осталось в ячейке памяти).

Регистр адреса памяти (РАП) предназначен для хранения адреса ячейки основной памяти вплоть до завершения операции (считывания или записи) с этой ячейкой. Наличие РАП позволяет компенсировать различия в быстродействии ОП и прочих устройств машины.

Регистр данных памяти (РДП) призван компенсировать разницу в быстродействии ОП и устройств, являющихся источником или потребителем хранимой информации. При чтении в РДП заносится содержимое ячейки основной памяти, при записи – помещается информация, которую следует сохранить в ячейки основной памяти. Момент считывания из ячейки определяется сигналом ЧтЗУ, момент записи — сигналом ЗпЗУ.

Дешифратор кода операции (ДКоп) преобразует код операции в форму, требуемую для работы микропрограммного автомата (МПА). Информация после декодирования (унитарный код УнитК) определяет последующие действия МПА, её вид зависит от организации МПА.

Микропрограммный автомат (МПА) является центральным узлом УУ. МПА формирует последовательность сигналов управления, в соответствии с которыми производятся все действия, необходимые для выборки из памяти и выполнения команд. Исходной информацией для МПА служат: декодированный код операций, состояние признаков (флагов), характеризующих результат предшествующих вычислений, а также внешних запросов на прерывание текущей программы и переход на программу обслуживания прерываний.

Узлы арифметического логического устройства

АЛУ выполняет сложение, вычитание и другие простые операции над входными данными и помещает результат в выходной регистр. арифметической и обработки данных.

Операционный блок (ОПБ) выполняет арифметические и логические операции над поданными на вход операндами. Выбор конкретной операции определяется кодом операции команды. На нашей схеме код операции поступает после предварительной дешифрации из регистра команд, в реальных машинах КОп зачастую поступает из МПА после преобразования в иную форму.. Операционные блоки АЛУ строятся как комбинационные схемы им не обладают внутренней памятью, поэтому до момента сохранения результата операнды должны присутствовать на входе блока.

Регистры операндов РХ и РУ обеспечивают сохранение операндов на входе операционного блока вплоть до получения результата операции и его записи (в аккумулятор).

Регистр признаков (РПрз) предназначен для фиксации и хранения признаков результата последней выполненной команды (флагов). Такие признаки информируют о равенстве результата нулю, о знаке результата, о возникновении переноса из старшего разряда, переполнении разрядной сетки и т.д. Содержимое РПрз обычно используется УУ для реализации условных переходов по результатам операций АЛУ. Для каждого признака отводится отдельный разряд в РПрз.

Аккумулятор (Акк) — регистр, выполняющий разнообразные функции: в него предварительно загружается один из операндов, участвующих в арифметической или логической операции, хранится результат предыдущей команды, заносится результат очередной операции, через Акк зачастую производятся операции ввода вывода. Аккумулятор в равной мере можно отнести как к АЛУ, так и к УУ, а в ВМ с регистровой архитектурой его можно рассматривать как один из регистров общего назначения.

Основная память

Вне зависимости от типа используемых микросхем основная память (ОП) представляет собой массив запоминающих элементов (ЗЭ), организованных в виде ячеек, способных хранить некую информацию, обычно один байт. Каждая ячейка имеет свой уникальный адрес. Ячейки ОП образуют матрицы. Выбор ячейки обеспечивает дешифратор адреса памяти, который преобразует поступивший из РАП адрес ячейки в разрешающие сигналы, подаваемые на горизонтальные (строки) и вертикальные (столбцы) линии матрицы, на пересечении которых расположена адресуемая ячейка. Обычно приходится использовать несколько микросхем памяти, при этом процесс обращения к ячейке состоит из выбора микросхемы (на основании старших разрядов адреса) внешними схемами и выбора ячейки внутри микросхемы (младшие разряды адреса).

Модуль ввода/вывода

Задачей модуля ввода/вывода (МВВ) является обеспечение подключения к ВМ различных периферийных устройств (ПУ) и обмена информацией с ними. На нашей схеме МВВ состоит из дешифратора порта ввода/вывода, множества портов ввода и множества портов вывода.

Периферийное устройство (ПУ) – это устройство, которое конструктивно отделено от центральной части и имеет собственное управление, выполняет запросы микропроцессора без его непосредственного вмешательства.

Каждое ПУ подключается к своему порту, каждый порт имеет свой уникальный адрес, адрес порта указывается в адресной части команды ввода/вывода.

Дешифратор номера порта ввода/вывода обеспечивает преобразование номера порта в сигнал, разрешающий операцию ввода или вывода на соответствующем порте. Непосредственно ввод (вывод) происходит при поступлении из МПА сигнала Вв или Выв.

ALU — CircuitVerse

Содержание

  1. Введение
  2. Подробно

Введение

Арифметико-логический блок (ALU) — это цифровая схема, используемая для выполнения арифметических и логических операций. Он представляет собой основной строительный блок центрального процессора (ЦП) компьютера. Современные процессоры содержат очень мощные и сложные ALU. Помимо ALU, современные CPU содержат блок управления (CU).

Назначение ALU — выполнять математические операции, такие как сложение, вычитание, умножение и деление.Кроме того, ALU обрабатывает базовые логические операции, такие как вычисления И / ИЛИ. Он служит вычислительным центром центрального процессора (ЦП) для компьютерной системы

Подробно

Таким образом, с помощью вышеуказанных строительных блоков, то есть полусумматора и полного сумматора, обсуждаемых в Комбинированном анализе, позволяет построить простой АЛУ, который выполняет арифметическую операцию (сложение 1 бита) и выполняет 3 логические операции, а именно И, ИЛИ ИЛИ ИЛИ, как показано ниже. Мультиплексор выбирает только одну операцию за раз.Выбранная операция зависит от строк выбора мультиплексора, как показано в таблице истинности.

Ввод = M0, M1 &
Выход = операция

M0 M1 Эксплуатация
0 0 СУММ
0 1 И
1 0 ИЛИ
1 1 XOR

Теперь вы можете взять 1-битный ALU как блок и построить 4-битный ALU, который выполняет все функции 1-битного ALU на 4-битных входах.Таким образом, можно создать и использовать рекурсивно единый строительный блок. Входы A и B — четыре бита, а выход — также 4 бита. Рисунок ниже иллюстрирует это:

Здесь можно сделать несколько важных выводов:

  • Строки выбора MO и M1 выбирают функцию, которую выполняет ALU. Эти строки выбора в сочетании с входными аргументами и желаемыми функциями могут быть сформированы в набор команд.
  • Эти инструкции можно использовать для создания значимых программ. Поскольку они должны быть легко доступны, их можно хранить в ПЗУ.
  • Входные аргументы A и B часто хранятся во внутренних регистрах. Они вместе с другими регистрами специального назначения образуют регистры микроконтроллера.
  • Память ПЗУ

  • имеет меньшую скорость, поэтому часто используется промежуточная высокоскоростная ОЗУ.
  • Все критические тайминги, расшифровка инструкций часто сгруппированы в отдельный блок управления и таймингов.
  • Если бы микроконтроллер был построен только из ALU, RAM и ROM, не было бы никакого внешнего интерфейса.Следовательно, теперь у вас есть порты ввода / вывода (I / O).
  • Дополнительные функции, такие как прерывания, протоколы связи, EEPROM, таймеры / счетчики, интерфейсы отладки и т. Д., Включены в состав контроллера.

В приведенном выше обсуждении вы, возможно, упустили сложные детали, связанные с ALU, дизайном ЦП. Но целью было понять ALU / CPU на более глубоком уровне.

Пожалуйста, включите JavaScript, чтобы просматривать комментарии от Disqus.

ALU (Арифметическая логическая единица) Определение

означает «Арифметико-логическая единица.«ALU — это интегральная схема в CPU или GPU, которая выполняет арифметические и логические операции. Арифметические инструкции включают операции сложения, вычитания и сдвига, в то время как логические инструкции включают логические сравнения, такие как операции AND, OR, XOR и NOT.

ALU предназначены для выполнения целочисленных вычислений. Поэтому, помимо сложения и вычитания чисел, ALU часто обрабатывают умножение двух целых чисел, поскольку результат также является целым числом. Однако ALU обычно не выполняют операции деления, поскольку результатом может быть дробная часть или число с плавающей запятой.Вместо этого операции деления обычно обрабатываются блоком с плавающей запятой (FPU), который также выполняет другие нецелочисленные вычисления.

Хотя ALU является фундаментальным компонентом всех процессоров, конструкция и функции ALU могут различаться в зависимости от модели процессора. Например, некоторые ALU выполняют только целочисленные вычисления, в то время как другие предназначены также для обработки операций с плавающей запятой. Некоторые процессоры содержат один ALU, в то время как другие включают несколько арифметико-логических блоков, которые работают вместе для выполнения вычислений.Независимо от того, как спроектирован ALU, его основная задача — обрабатывать целочисленные операции. Следовательно, целочисленная производительность компьютера напрямую связана со скоростью обработки ALU.

Обновлено: 24 марта 2011 г.

TechTerms — Компьютерный словарь технических терминов

Эта страница содержит техническое определение ALU. Он объясняет в компьютерной терминологии, что означает ALU, и является одним из многих терминов по аппаратному обеспечению в словаре TechTerms.

Все определения на веб-сайте TechTerms составлены так, чтобы быть технически точными, но также простыми для понимания.Если вы найдете это определение ALU полезным, вы можете сослаться на него, используя приведенные выше ссылки для цитирования. Если вы считаете, что термин следует обновить или добавить в словарь TechTerms, отправьте электронное письмо в TechTerms!

Подпишитесь на информационный бюллетень TechTerms, чтобы получать избранные термины и тесты прямо в свой почтовый ящик. Вы можете получать электронную почту ежедневно или еженедельно.

Подписаться

Строительство ALU.

Строительство ALU.

Строительство АЛУ.

У пикокомпьютера очень примитивный АЛУ.Он состоял только из сумматора.
с умением вычитать, используя арифметику дополнительных двоек.
В этом вообще не было логики!

символ для ALU обычно пишется:

Где
функция
input выбирает желаемую комбинацию двух входов.

Если
функция
вход состоит из 2 линий управления, возможны 4 функции:

например:

00 Добавить C
= А + В

01 Вычесть C
= А — В

10 и С
= А и В

11 или C
= A или B

Если
мы увеличиваем количество до 3 линий управления, затем дальнейшие функции (8
всего) возможны — например, Xor

ALU
создаются путем создания каждой функции отдельно, и
затем с помощью мультиплексора выберите желаемый выход.Функция
input используется для входных адресных строк мультиплексора.

Это
ALU может быть построен с использованием мультиплексора с 4 входами 74153, 4-битного сумматора 7483,
и и или ворота. Для функции вычитания нужно немного
Работа. Он должен генерировать обратный B, и сигнал переноса
сумматора, а также используется адресными линиями мультиплексора.

Сумматоры

Есть
это одна небольшая проблема с разработкой n-битного сумматора.Это нормально
спроектируйте 1-битный сумматор, а затем используйте n из них для обработки n битов —
сумматор с пульсацией

The
проблема это делать с керри . Каждый раз, когда должен идти сигнал
через ворота возникает небольшая задержка. Эта задержка затвора составляет ~ 5 нс.
Сам сумматор можно сделать из 2-х ярусов ворот. Первый уровень
представляет собой массив и , затем он передается на второй уровень, который
представляет собой массив или .

Кому
сложение 2 бита требует 2 задержки затвора.

Если
мы соединяем несколько 1-битных сумматоров вместе, чтобы получился n-битный сумматор, мы
придется ждать значительное время, пока выполнит
распространяться через. Выполнение занимает 2-х воротные задержки для каждого сингла.
сумматор, поэтому для появления последнего бита потребуется 2 * n задержек.

Для
32-битный сумматор увеличит время с 10 нс до 320 нс — 32
раз медленнее!

Это
можно ускорить этот процесс. Действительно, всегда возможно
разработать схему, имеющую только два уровня логики.Но для
32-битный сумматор, это очень требовательно к оборудованию.

Cin1
(перенос бита 1) =

Cout0
(вынос бита 0)

Cout0 =
(B0.Cin0) + (A0.Cin0) + (A0.B0)

=>

Cin1 =
(B0.Cin0) + (A0.Cin0) + (A0.B0)

Cin2
(перенос бита 2) =

Cout1
(вынос бита 1)

Cout1 =
(B1.Cin1) + (A1.Cin1) + (A1.B1)

= (B1.B0.Cin0) + (B1.A0.Cin0) + (B1.A0.B0)

+
(A1.B0.Cin0) + (A1.A0.Cin0) + (A1.A0.B0)

+
(A1.B1)

Это
сложность можно несколько упростить, заменив

ги
= ai.bi

который
истинно, если бит i сумматора генерирует с
независимо от переноса.

и

пи
= ai + bi

который
истинно, если бит i сумматора передает с переноса в
выполнять.

c1
= g0 + (p0.c0)

c2
= g1 + (p1.g0) + (p1.p0.c0)

c3
= g2 + (p2.g1) + (p2.p1.g0) + (p2.p1.p0.c0)

c4
= g3 + (p3.g2) + (p3.p2.g1) + (p3.p2.p1.g0)

+ (p3.p2.p1.p0.c0)

А
перенос генерируется, если перенос на
какой-то более ранний бит равен единице, а все промежуточные биты передают
нести. Это называется сумматором с упреждением

Сейчас
у нас есть группы по 4 бита, перенос которых выполняется так быстро, как
дополнение.

Кому
расширить эту схему до более чем 4 бит, мы можем либо:

блок
их вместе, как и раньше, и пусть переносит пульсацию через

а
сумматор с частичным переносом вперед

или

использовать
опережающий перенос более высокого уровня для каждого блока из 4 бит

P0
= p3.p2.p1.p0

G0
= g3 + (p3.g2) + (p3.p2.g1) + (p3.p2.p1.g0)

C1
= G0 + (P0.c0)

и
аналогично для C2, C3 и C4

Множители — Booth’s
Алгоритм

будка
заметил, что если мы позволим сумматору вычитать
добавляя, мы можем умножать числа по-разному. Когда он изобрел это
подход, смещение вправо было быстрее, чем добавление. Если множитель
содержит последовательности единиц или нулей, тогда мы можем уменьшить
количество дополнений.

Вместо
просто глядя на LOBIT сдвигового регистра, мы смотрим на
ЛОБИТ и «предыдущий ЛОБИТ»

новый алгоритм сейчас:

В зависимости
на LOBIT и предыдущем LOBIT выполните одно из следующих действий:

00: Средний
строки нулей — ничего не делать

01: Конец
строки из единиц — добавьте множимое к старшему разряду

счет

10: Начало
строки единиц — подмножаемое

11: Средний
строки единиц — ничего не делать

После
это выполняет однобитный арифметический сдвиг вправо и повторяет n раз.

An
ASR сдвигается на 1 бит вправо, но вставлен старший бит
то же, что и предыдущий старший бит

например, 0111 => 0011

1100 => 1110

самый первый предыдущий LOBIT — 0.

Пример
из 2 * 6

Шаговый сдвиг умножаемого
Regs

0010 Начальный
значения 0000 011 0 0

1 0010 00:
ничего не делать 0000 0110 0

0010 ASR 0000
001 1 0

2 0010 10:
sub mcand 1110 0011 0

0010 ASR 1111
000 1 1

3 0010 11:
ничего не делать 1111 0001 1

0010 ASR 1111
100 0 1

4 0010 01:
добавить mcand 0001 1000 1

0010 ASR 0000
1100 0

Один
побочным эффектом алгоритма Бута является то, что он обрабатывает отрицательные
а также положительные числа.

Использование
предыдущий алгоритм, необходимо запомнить начальный
знаки, преобразовать оба числа в положительные и отрицать окончательный
результат, если два начальных знака были разными.

Арифметико-логический блок (ALU): определение, конструкция и функции

Определение ALU

ALU расшифровывается как арифметико-логический блок и является одной из важнейших частей центрального процессора. Основная функция ALU заключается в выполнении вычислений для операндов, арифметических вычислений и логических операций, которые будут выполняться над операндами в словах компьютерных команд.Есть некоторые процессоры, в которых ALU не выполняет задачу как единое целое, а делится на части и выполняет функцию индивидуально, и как только информация обрабатывается ALU, она отправляется в память компьютера. Другими словами, мы можем сказать, что это сложная цифровая схема, которая выполняет как поразрядные, так и математические операции с двоичными числами, и последний компонент ЦП, который выполняет вычисления в процессоре. В основном этот модуль использует операнды и код, который сообщает ему, какую операцию выполнять с входными данными.

Дизайн ALU

Аккумулятор

Аккумулятор — это часть АЛУ, которая представляет собой 8-битный регистр. В основном этот регистр используется для хранения 8-битных данных и выполнения над ними арифметических и логических операций. Результат операции сохраняется в аккумуляторе.

Флаги: Флаги являются программируемыми, которые используются для хранения и передачи данных из регистров с помощью инструкций. В ALU используются триггеры, которые используются в двух состояниях: установка и сброс, в зависимости от состояния данных в аккумуляторе и других регистрах.

  • Флаг S (знак): если бит D7 установлен в 1, то устанавливается флаг знака. В основном это используется для чисел со знаком
  • Флаг Z (ноль): этот флаг устанавливается, когда результат ALU равен 0.
  • Флаг AC (вспомогательный перенос): в арифметических операциях, когда перенос генерируется, он переходит к следующей цифре, после чего устанавливается флаг AC.
  • Флаг P (четность): после операции ALU, когда результат имеет четное число 1, устанавливается флаг четности, а если он имеет нечетные числа, то флаг сбрасывается.
  • Флаг C (перенос): этот флаг устанавливается, когда арифметический результат находится в переносе, в противном случае флаг сбрасывается.

Раздел регистра

Секция регистров, можно сказать, что это запоминающее устройство ALU, которое также передает данные из регистров с помощью инструкций. Раздел реестра содержит некоторые компоненты, которые выполняют разные функции.

  • Указатель стека (SP): этот регистр указывает на ячейку памяти в памяти чтения / записи, которая известна как стек. Это 16-битный регистр, который используется как указатель памяти. Когда программа находится в процессе выполнения, иногда данные должны храниться в указателе стека, потому что он хранит последнее сохраненное значение наверху стека.
  • Программный счетчик (ПК): Этот регистр счетчика содержит 16-разрядный адрес инструкции, выполняемой в текущий момент. Когда команда выбрана, он увеличивает счетчик на 1, а после получения команды он указывает на следующую команду в последовательности. Счетчик обычно запускается с нуля при включении системы.
  • Регистры хранения: как следует из названия, эти регистры хранят 8-битные данные во время выполнения программы. Регистры обозначены как B, C, D, E, H, L и объединены как пара регистров BC, DE и HL для выполнения 16-битных операций.

Секция управления и контроля

Назначение этого устройства — синхронизировать работу микропроцессора в соответствии с тактовым импульсом и генерировать управляющие сигналы, необходимые для бесперебойной связи между микропроцессором и периферийными устройствами. Синхронизирующие импульсы на шине данных RD и полоса WR показывают, доступны данные или нет. Блок управления предназначен для управления данными между микропроцессорами и периферийными устройствами.

Функции ALU

Этот блок выполняет некоторые из ответственных функций всех логических и арифметических операций.Арифметические операции — это простое сложение, вычитание, умножение и деление, а логические операции — это сравнение чисел, букв или специальных символов. Это также отвечает за некоторые из следующих условий, которые равны условию, меньше, чем условие и больше, чем условие.

Арифметико-логических единиц (ALU): введение

Арифметико-логические единицы (ALU): введение

Арифметический блок, или ALU, позволяет компьютерам выполнять математические операции с двоичными числами.Они лежат в основе любого цифрового компьютера и являются одной из самых важных частей ЦП (центрального процессора). В этой заметке исследуются их основные функции, анатомия и история.

Знакомство с машиной

Если бы вы могли взять компьютер и вырвать ему сердце — как бы он выглядел? Это может показаться странным, но действительно ли мы можем это сделать? Или вопрос вообще имеет смысл?

В наши дни трудно даже представить себе, что такое компьютер.У большинства из нас та или иная форма сидит в карманах, привязана к запястьям или сидит на столе. Все они выглядят совершенно по-разному и используются для разных целей — они вообще работают одинаково?

Что ж, вас может удивить, что все эти устройства используют одни и те же основные механизмы для работы. Все они происходят из одной и той же изначальной цифровой ДНК, и все они имеют одно и то же постоянное сердцебиение, даже если одни бьются быстрее, чем другие.

Некоторых также может шокировать, узнав, что компьютеры — это просто тупые машины, управляемые потоком двоичных инструкций, которыми постоянно манипулируют бездушные механизмы.В них действительно нет ничего волшебного или умного — независимо от того, что Сири может вам сказать.

По определению компьютер или «вычислительная машина» — это аппаратное обеспечение, которое выполняет вычисления общего назначения на основе набора сохраненных инструкций. Проще говоря, компьютер — это бинарный калькулятор на стероидах, который работает через повторяющийся процесс, называемый циклом «выборка-декодирование-выполнение».

Вечные механизмы

«Выборка-декодирование-выполнение» относится к вычислительному процессу, который постоянно выбирает инструкции из хранилища памяти, декодирует их в операции и выполняет их для выполнения вычислений.И именно эти простые шаги приводят к сложному (и, казалось бы, волшебному) поведению, которое мы ожидаем от современных вычислительных машин!

Иллюстрация цикла

выборка-декодирование-выполнение Процесс выборки-декодирования-выполнения может быть дополнительно объяснен путем связывания каждого шага цикла (FETCH / DECODE / EXECUTE) с тремя аппаратными подсистемами: блоком памяти, блоком управления и арифметическим устройством. Блок.

FETCH (выполняется блоком памяти)
Блок памяти — это часть вычислительной машины, которая содержит машинные инструкции или данные для выполнения вычислений общего назначения.Эта подсистема позволяет получать доступ к сохраненным инструкциям или данным во время выполнения программы.

DECODE (выполняется блоком управления)
Блок управления отвечает за автоматизацию и упорядочение цикла выборки-декодирования-выполнения — вы можете думать о нем как о системном «проводнике». Он также декодирует инструкции и обеспечивает последовательное выполнение правильных системных операций.

EXECUTE (выполняется арифметическим устройством)
Арифметическое устройство — это аппаратная подсистема, которая выполняет арифметические операции над двоичными входами.В простейших арифметических устройствах выполняется двоичное сложение и вычитание. Более сложные AU могут выполнять умножение, деление и логические побитовые операции. Однако эти более сложные AU обычно называют ALU: «Арифметико-логическая единица».

Анатомия арифметического устройства и ALU

Арифметический блок, или ALU, позволяет компьютерам выполнять математические операции с двоичными числами. Они лежат в основе любого цифрового компьютера и являются одной из самых важных частей ЦП (центрального процессора).

В своей простейшей форме арифметическое устройство можно сравнить с простым двоичным калькулятором — выполняющим двоичное сложение или вычитание на двух входах (A и B) для вывода результата (чтобы узнать больше о том, как это работает, ознакомьтесь с нашим примечанием: Двоичный код Сложение с полными сумматорами).

Простое арифметическое устройство

Помимо выполнения основных математических операций, арифметическое устройство может также выводить серию «флагов», которые предоставляют дополнительную информацию о статусе результата: равен ли он нулю, есть ли выполнение или нет. произошло переполнение.Это важно, поскольку позволяет вычислительной машине выполнять более сложные действия, такие как условное ветвление.

Современные вычислительные машины, однако, содержат «арифметические устройства», которые намного сложнее, чем описанный выше. Эти блоки могут выполнять дополнительные базовые математические операции (умножение и деление) и побитовые операции (И, ИЛИ, XOR и др.). Как таковые, их обычно называют ALU (Arithmetic Logic Unit).

ALU

позволяют выполнять математические процедуры оптимальным образом, и это может значительно сократить количество шагов, необходимых для выполнения конкретного вычисления.

Сегодня большинство ЦП (центральных процессоров) содержат АЛУ, которые могут выполнять операции с 32- или 64-битными двоичными числами. Однако AU и ALU, которые обрабатывают гораздо меньшие числа, также имеют свое место в истории вычислений.

Краткая история арифметических логических единиц

Идея вычислений, состоящих из отдельных подсистем, работающих вместе для создания сложных поведений, не принадлежит 20 веку. Фактически, машины с хранимыми программами были концептуализированы Чарльзом Бэббиджем более чем за 100 лет до знаменитой формализации «универсальной машины Тьюринга» Аланом Тьюрингом в 1930-х годах.

Небольшая книга «Быстрее, чем мысль» (1953) Б.В. Боудена прекрасно описывает концептуализацию вычислений Бэббиджа, которая включает в себя понятие блока управления, блока памяти и арифметического блока! Бэббидж называл эту подсистему «Мельница», отдавая должное механическому контексту арифметического устройства того времени.

«Отрывок из книги« Быстрее, чем мысль », Б.В. Боуден, 1953.

Теоретические основы вычислений увидели свет благодаря созданию первых цифровых компьютеров.Такие машины, как компьютер MOSAIC, который запустил свою первую программу примерно в 1953 году, состоял из более чем 6480 электронных ламп и занимал пространство в четырех комнатах! На изображении ниже показано изображение его «Арифметической стойки», которая была одним из первых арифметических устройств. Он работал как ядро ​​компьютера, пока машина не была списана в начале 1960-х годов. (Обратите внимание на стойку управления. «Хранилище» памяти находилось в отдельной комнате).

Изображение MOSAIC «Arithmetic Rack» из книги «Early British Computers», S.Lavington, 1980.

Изучая первые цифровые компьютеры, стоит также упомянуть EDSAC 2 (работала в 1958 г.), который был первым компьютером с микропрограммным блоком управления. Для опытных наблюдателей ALU стоит посетить «Центр истории вычислений» в Кембридже, в котором находится часть Арифметико-логического устройства этой машины:

Модуль арифметической логики из EDSAC 2: размещен в Центре истории вычислительной техники, Кембридж.

С 1960-х годов компьютеры стали значительно уменьшаться в размерах благодаря изобретению интегральных схем, которые заменили технологию электронных ламп, использовавшуюся в ранних компьютерах.В 1970 году компания Texas Instruments представила оригинальную микросхему 74181 TTL — 4-битный ALU — которая упростила конструкцию миникомпьютеров. Он выполнял арифметические операции (сложение и вычитание) и логические операции (AND, OR, XOR). Он должен был стать поворотным в истории проектирования ALU и вычислительных технологий, использовавшихся в известных компьютерах, таких как PDP-11.

Изображение классической микросхемы 74181 ALU. Автор 74s181 в английской Википедии — перенесено из en.wikipedia в Commons пользователем audriusa., Public Domain, Link

Многие считают ИС 74181 TTL классической микросхемой, даже если она больше не производится.Его упадок, однако, сигнализирует о росте процессоров, подсистемы компьютеров миниатюризированы и включены в кремниевые срезы современной микропроцессорной технологии.

Подробнее:

Сегодня вы больше не можете видеть или держать в руке современный ALU. А простые механизмы, управляющие повседневными вычислениями, теперь теряются и забываются маршем миниатюризации!

Вот почему, хотя наш 4-битный арифметический блок DIY, ARITH-MATIC стремится возродить физические и видимые связи, которые мы когда-то имели с давно утерянными предшественниками современных цифровых вычислений.

Чтобы быть в курсе последних новостей ARITH-MATIC, выпусков комплектов и сообщений в блогах, подписывайтесь на нас в Twitter и Facebook.

Вам также могут понравиться:

Заметка № 3

Заметка № 6

Заметка № 8

Ознакомьтесь с нашими электронными наборами DIY:

четыре функции алюминия

B. ALU означает арифметический / логический блок, который представляет собой блок в центральном процессоре (ЦП), который выполняет фактические вычисления. ALU расшифровывается как арифметико-логический блок и является одной из важнейших частей центрального процессора.Два входа выбора функции s1 и s0 определяют конкретную функцию. Кроме того, ALU обрабатывает базовые логические операции, такие как вычисления И / ИЛИ. ALU: означает «Арифметическая логическая единица». Разработайте четырехфункциональный ALU, который будет выполнять следующие функции: S1 SO 0 0 0 1 1 0 Функция A XOR BA AND B AB A + 1 1 1 A. В зависимости от значения линий управления выходом будет сложение, вычитание, побитовое И или побитовое ИЛИ входных данных. В некоторых случаях они могут быть явно закодированы в командном слове как некоторая нулевая операция, такая как добавление нуля, операция ИЛИ ввода с самим собой или операция И с постоянным регистром всех единиц.- fpga4student.com: проекты FPGA, проекты Verilog, проекты VHDL — код VHDL Testbench для ALU— @ fpga4student LIBRARY ieee; ИСПОЛЬЗУЙТЕ ieee.std_logic_1164.ALL; используйте IEEE.std_logic_unsigned.all; — Раскомментируйте следующее объявление библиотеки, если используете — арифметические функции со знаковыми или беззнаковыми значениями — USE ieee.numeric_std.ALL; ENTITY tb_ALU IS END tb_ALU; АРХИТЕКТУРА поведение tb_ALU… ALU Zero Overflow Выполнить ALU Строки управления • Строки результатов предоставляют результат выбранной функции, примененной к значениям A и B • Поскольку этот ALU работает с 32-битными операндами, он называется 32-битным ALU • Нулевой выход указывает, все ли строки результата имеют значение 0 • Переполнение указывает целочисленное переполнение функций сложения и вычитания; Четырехфункциональный ALU имеет следующие уравнения для LE, AE и CE.Также известный как арифметико-логический блок, он служит вычислительным центром центрального процессора (ЦП) компьютерной системы. ALU содержит комбинационную логику, которая реализует логические операции, например, ALU может быть запрограммирован для выполнения любой серии сложных арифметических или логических вычислений. В зависимости от того, как спроектирован ALU, он может сделать процессор более мощным, но он также потребляет больше энергии и выделяет больше тепла. Современный CPU помимо ALU содержит блок управления и набор регистров.Посмотрите, можете ли вы ввести некоторые входные значения, которые вызывают переполнение. В центральном процессоре … основная память арифметико-логического устройства для обработки, которая включает четыре основные арифметические функции (например, сложение, вычитание, умножение и деление) и определенные логические операции, такие как сравнение данных и выбор желаемая процедура решения проблем или… Элементы Alu — самые распространенные мобильные элементы, содержащие более одного миллиона копий, разбросанных по всему геному человека.Он представляет собой основной строительный блок центрального процессора (ЦП) компьютера. Арифметико-логический блок — это та часть ЦП, которая обрабатывает все вычисления, которые могут потребоваться ЦП. Помимо ALU, современные CPU содержат блок управления (CU). Элемент Alu — это короткий участок ДНК, изначально характеризующийся действием эндонуклеазы рестрикции Arthrobacter luteus (Alu). Элементы Alu являются наиболее распространенными мобильными элементами, содержащими более миллиона копий, разбросанных по геному человека.Арифметико-логический блок (АЛУ) является основным компонентом центрального процессора компьютерной системы. Он выполняет все процессы, связанные с арифметическими и логическими операциями, которые должны выполняться над командными словами. Определение ALU. Кроме того, ALU обрабатывает базовые логические операции, такие как вычисления И / ИЛИ. Блок управления сообщает ALU, какую операцию следует выполнить с этими данными, и ALU сохраняет результат в выходном регистре. Основная функция ALU заключается в выполнении вычислений для операндов, арифметических вычислений и логических операций, которые будут выполняться над операндами в словах компьютерных команд.Расширьте ALU для работы с 6-битными значениями вместо 4-х битных. Функции арифметико-логического устройства (ALU) … (ALU) — это цифровая схема, используемая для выполнения арифметических и логических операций. Арифметико-логический блок (АЛУ) — это цифровая схема, используемая для выполнения арифметических и логических операций. Помимо ALU, современные процессоры содержат блок управления (CU). Назначение ALU — выполнять математические операции, такие как сложение, вычитание, умножение и деление. На рисунке 1 показана блок-схема 4-битного АЛУ.Код Verilog для ALU, alu verilog, код verilog alu, alu в verilog, alu verilog hdl, исходный код verilog для alu, исходный код alu verilog Большинство этих операций по своей природе логичны. Повлияет ли 5G на наши планы сотовой связи (или на наше здоровье?! Регистры — это небольшой объем памяти, доступный ЦП. Элемент Alu — это короткий участок ДНК, изначально характеризуемый действием эндонуклеазы рестрикции Arthrobacter luteus (Alu). LE: Xi = Ai + S1’S0bi AE: Yi = S1’s0 ‘+ S1s0bi’ CE: C0 = S1s0 В номере 1 вам даны булевы уравнения для LE, AE и CE 4-функционального ALU.ALU — это «калькулятор» компьютера. В этой лабораторной работе вы создадите 4-битный АЛУ с 3 входами выбора функций: Mode M, Select S1 и S0 входы. Арифметико-логические блоки (ALU) имеют различное количество основных арифметических и побитовых логических функций. Наш ALU будет иметь два 8-битных входа данных, 8-битный выход данных, перенос и вывод и три входа выбора функции (S2, S1, S0), обеспечивающих выбор между восемью операциями (три арифметических, четыре логических. , и четкий или «0»). Повторяющаяся ДНК составляет не менее 20% генома человека и была разделена на несколько различных типов, которые включают четыре основных семейства вкрапленных повторов; Alu, Line 1, MIR и MaLR.Примерно 0,5–1,1 × 10 6 последовательностей Alu составляют около 6–13%… Этот i… ЦП состоит из трех основных частей: памяти для переменных (регистров), схемы управления (микрокод) и ALU. ALU можно запрограммировать для выполнения любой серии сложных арифметических или логических вычислений. Введение ALU — это фундаментальный строительный блок процессора, который отвечает за выполнение арифметических и логических функций. ALU состоит из комбинаторной логики, которая реализует арифметические операции, такие как сложение, вычитание и умножение, и логические операции, такие как AND, OR, NOT .ALU… Разработайте уравнения для блоков LE, AE и CE. Обычно ALU имеет прямой доступ к контроллеру процессора, оперативной памяти (оперативная память или RAM в персональном компьютере) и устройствам ввода / вывода. Рисунок ниже иллюстрирует это: современные ALU более сложны и имеют добавленные функции, такие как сдвиги и двоичные умножители, что позволяет им выполнять больший объем более сложных операций за более короткое время. Арифметико-логический блок (ALU): Подблок в центральном процессоре компьютера.Прогнозирование с переносом может быть обеспечено на различных уровнях и предлагает высокоскоростные возможности при очень больших длинах слов. Нарисуйте блок-схему наименее значимых битов (например, для каждой группы из четырех устройств ALU требуется один пакет упреждающего переноса. Это вычислительная мощность ALU, которая определяет мощность центрального процессора компьютерной системы … включая четыре -битные ALU, такие как… A [3: 0] и B [3: 0]). ALU общего назначения обычно включают в себя следующие операции: Арифметические операции: Арифметические операции включают сложение и вычитание.Операции, выполняемые ALU, управляются набором входов для выбора функций. Сдайте печатные копии вашего ALU (показывает переполнение) и… Проверка фактов: Какую власть действительно имеет президент над губернаторами штатов?

2020 четыре функции алюминия

Простое арифметико-логическое устройство

  • Изучив этот раздел, вы сможете:
  • Разберитесь в вещах.
  • Разберитесь в работе базовой схемы ALU.
  • • Прочее.
  • Поймите взаимосвязь между двоичной арифметикой и цифровыми схемами.
  • • Арифметика с дополнением до двух.
  • • Сумматоры и флаги ошибок.
  • • Логические операции со сдвиговыми регистрами.
  • Используйте бесплатные вещи. .

Рис. 5.8.1 Блок-схема ALU

Соединение цифровых схем вместе.

В модулях цифровой электроники

2–5 описано, как можно комбинировать базовые логические вентили не только для выполнения стандартных логических функций, но и для построения схем, которые могут выполнять сложные логические задачи. Микросхемы как маломасштабной интегрированной (SSI), так и средней интегрированной (MSI) доступны во многих формах, которые могут быть напрямую соединены вместе для создания очень сложных схем. Именно эта взаимосвязь делает цифровую электронику такой мощной и универсальной.

Стандартные схемы, описанные в модулях 2-5, как комбинационные, так и последовательные, могут использоваться для выполнения арифметических операций, таких как сложение, вычитание и подсчет, а также логических операций, таких как объединение источников данных (мультиплексирование) и сдвиг битов влево или вправо. в двоичном слове.

Как объяснено в Модуле 1, двоичная арифметика обычно выполняется в электронном виде с использованием записи с дополнением до двух. Наиболее распространенный и универсальный метод выполнения таких операций — это арифметико-логический блок (АЛУ), схема, которая составляет основу любой вычислительной или вычислительной системы.

Устройство арифметики и логики

Упрощенный ALU проиллюстрирован на рис. 5.8.1, в котором используется конфигурация как комбинационных, так и последовательных схем из тех, что описаны в модулях 2–5.Их цель — выполнить базовую (хотя и по-прежнему сложную) двоичную арифметику, описанную в Модуле 1.

Данные, проходящие через схему ALU, поступают по системе шин, показанной широкими стрелками на рис. 5.8.1. Эти шины состоят из групп проводов (обычно как 8 параллельных битов в простых системах), каждая из которых несет один байт двоичных данных. В этой системе слово данных A является первичным источником данных, а слово данных B — вторичным источником данных, который может быть добавлен или вычтен из слова A.

ALU может также выполнять другие операции. Он может увеличивать, добавлять 1 к слову A или уменьшать, вычитать из него 1. Дополняя (инвертируя) логическое значение отдельных битов слова данных A и прибавляя 1 к результату, можно использовать арифметику с дополнением до двух для выполнения вычитаний.

Сдвиговый регистр на выходе ALU может также выполнять «логический сдвиг влево» для слова A путем последовательного сдвига 8 битов в бит переноса, в качестве альтернативы сдвиговый регистр может создавать чередующуюся комбинацию битов, вращаясь влево и используя бит переноса в качестве девятого бита в последовательности или поверните 8 бит вправо, игнорируя бит переноса.Любая из этих функций может быть выбрана блоком управления, используя различные комбинации восьми линий управления, показанных на рис. 5.8.1.

Ввод правильного шаблона из единиц и нулей (управляющего слова) в линии управления заставит ALU выполнить требуемую арифметическую или логическую операцию с данными, вводимыми в A и B. С 8-битным управляющим словом это потенциально может допускать до 256 различных комбинаций или управляющих слов, чего будет более чем достаточно, даже для очень сложных микропроцессоров или микроконтроллеров.Однако этому базовому ALU требуется всего восемь управляющих слов для управления различными доступными операциями.

Чтобы увидеть, как ALU работает, как описано ниже, вы можете загрузить нашу бесплатную, полностью интерактивную схему Logisim ALU (при условии, что на вашем настольном или портативном компьютере установлен бесплатный Logisim Digital Simulator); подробности см. На нашей дополнительной странице Logisim.

Рис. 5.8.2 Базовое арифметико-логическое устройство — логическое моделирование

Составные части

Любую из составных частей проекта Logisim можно детально изучить, дважды щелкнув компонент (в режиме моделирования).Чтобы вернуться к основному документу, нажмите «main» в меню компонентов в левой части экрана.

Примечание. В этом разделе тильда ~ используется там, где это необходимо, чтобы указать НЕ (например, ~ LE = LE), чтобы соответствовать использованию в симуляциях Logisim.

Рис. 5.8.4 MUX 2

Рис. 5.8.3 MUX 1 и MUX 3

Мультиплексоры

MUX 1 и MUX 3 — это идентичные 8-битные мультиплексоры, которые выбирают либо слово входных данных A (MUX 1), либо слово данных B (MUX 3), либо их внутренне сгенерированное дополнение, как показано на рис.5.8.3.

MUX 2 имеет аналогичную конструкцию, но выбирает либо слово данных B, либо нулевое значение 00 HEX , как показано на рис. 5.8.4.

Рис. 5.8.5 Компонент сумматора ALU

8-битный сумматор

Сумматор представляет собой 8-битный сумматор с переносом пульсации; Настоящие ALU обычно имеют сумматор с упреждающим переносом, обеспечивающий высокоскоростную работу. Однако для этого примера подходит гораздо более простой сумматор с переносом пульсаций, так как работа полностью ручная.

Сумматор показан на рис. 5.8.5 и состоит из восьми схем полного сумматора с дополнительной логикой, состоящей из элемента XOR для обнаружения ошибок переполнения и элемента NOR с 8 входами для обнаружения нулевого результата.

Отрицательные результаты указываются путем выборки самого старшего бита вывода «сумма», а «перенос» указывается путем дискретизации вывода переноса наиболее значимого полного сумматора.

Четыре триггера типа D используются в качестве выходов «флагов» для индикации текущего состояния ALU после каждой операции.

Рис. 5.8.6 Компонент сдвигового регистра ALU

Регистр сдвига

Этот компонент использует два 4-битных регистра сдвига (из модуля 5.7), соединенных каскадом, как показано на рис. 5.8.6. Предусмотрены входы для тактовых импульсов (CK), управления сдвигом вправо / влево (R / ~ L) и вход для управления тем, находится ли сдвиговый регистр в режиме сдвига или в режимах разрешения нагрузки (SHIFT / ~ LE).

Если ~ LE временно выбирается во время операций сдвига, регистр сдвига может быть перезагружен из данных, размещенных на 8-битных входах «Данные A» и «перенос» (C IN ).Это действие синхронизируется с импульсом CK внешними логическими элементами И-НЕ и НЕ, соединяющими вход SHIFT / ~ LE с двумя входами ~ LOAD 4-битных регистров сдвига.

Дополнительный триггер JK (имитирующий триггер типа D) помещается между выходом «последовательный правый» сдвигового регистра и выходом C OUT , чтобы позволить входу «сброса переноса» (~ CLC) очистить нести флаг.

Рис. 5.8.7 ALU Carry Logic

Перенести логику и повернуть выберите

Логическая схема переноса, показанная на рис.5.8.7 предотвращает установку флага переноса в режиме поворота вправо, поскольку биты вращаются с бита 0 и повторно входят в сдвиговый регистр в бите 7, тем самым обеспечивая правильную работу флага переноса как в режимах поворота влево, так и вправо.

Когда вход ROTATE находится на логической 1, схема выбора поворота на рис. 5.8.7 позволяет передавать C OUT из сдвигового регистра обратно на вход C IN для непрерывного вращения битов.

Работа ALU

Дополнение

Для выполнения сложения входные данные B добавляются к A.Это достигается за счет помещения логической 1 на управляющие входы мультиплексоров 1, 2 и 3. Это приводит к подаче данных A и B на входы сумматора. Кроме того, чтобы разрешить включение любого бита переноса со входа C IN в добавление, 1-битный мультиплексор переноса должен иметь логический 0 на его управляющем входе. Регистр сдвига используется только как регистр PIPO в режиме сложения, поэтому его входные линии R / ~ L и ROTATE должны быть на логическом 0. SHIFT / ~ LE также должен быть на логическом 0, чтобы разрешить параллельную загрузку регистра сдвига, что сохранит результат сложения (A + B) после подачи одиночного импульса CK.

Флаги состояния

Триггеры Flag — это специальные выходы схемы сумматора. Они состоят из четырех отдельных триггеров типа D, каждый из которых может быть установлен на 1 или сброшен на 0. Они устанавливаются или сбрасываются результатом в сумматоре. Они сигнализируют или «сигнализируют» пользователю о том, что произошло определенное событие.

Флаг переноски (C)

Флаг переноса будет установлен, если результат любого арифметического или логического события вызывает перенос логической 1 из бита 7 в «бит переноса» (который является флагом переноса).Флаг переноса можно сбросить в любое время, установив логический 0 на входе «сброса переноса» (~ CLC).

Флаг переполнения (V)

При выполнении арифметики с дополнением до двух могут возникать ошибки, если задействованы большие числа. Например, если два положительных числа меньше 127 10 складываются и дают отрицательный результат (любое значение больше 127 10 ). Это приведет к неправильному знаку результата (указанному битом 7). Флаг переполнения указывает на то, что произошла ошибка, будучи установленным в 1 для обозначения «ошибки переполнения».Обнаруживается ошибка и устанавливается флаг переполнения при возникновении одного из двух условий.

Имеется перенос логической 1 из бита 6 в бит 7 результата, но триггер переноса не соответствует логической 1.

Нет переноса из бита 6 в бит 7 результата, но триггер переноса находится на уровне логики 1.

Используя перенос из бита 6 и перенос из бита 7 результата в качестве входных данных для элемента XOR, выход элемента будет установлен на логическую 1 для любого из вышеуказанных состояний ошибки, сигнализируя о переполнении ошибка при флаге переполнения (V).

Нулевой флаг (Z)

Этот триггер устанавливается, когда каждый бит результата равен нулю.

Отрицательный флаг (N)

Отрицательный результат, т.е. бит 7 = 1 устанавливает этот триггер на логическую 1.

Регистр флага

Флаги состояния представляют собой отдельные биты регистра, называемого регистром флагов, и действуют не только, когда ALU находится в режиме сложения, но также и во всех других арифметических режимах, флаг C также работает в режимах сдвига и поворота влево.В микропроцессорах регистр флагов не только указывает результаты ALU, но также может использоваться при принятии решений. Например, ALU можно использовать для сравнения (путем вычитания) двух значений и выполнения различных действий в зависимости от состояния конкретных флагов; например после сравнения двух значений, A и B, действие может быть предпринято, если A = B, на что указывает нулевой флаг, установленный в 1, в противном случае (если нулевой флаг установлен в 0) не предпринимать никаких действий.

Вычитание.

Вычитание выполняется с использованием арифметики с дополнением до двух.То есть, чтобы вычесть B из A, ввод B дополняется и 1 добавляется к дополненному значению, чтобы сформировать дополнение до двоек. Затем двоичное дополнение B добавляется к A в сумматоре, чтобы найти результат. Чтобы выполнить это действие с данными A и данными B, присутствующими на входах, логическая 1 применяется к управляющим входам MUX 1 и MUX 2. MUX 3 имеет логический 0, применяемый к его входу управления для дополнения данных B, в то время как CARRY MUX имеет логическая 1 применяется к его линии управления, так что перенос (C IN ) в сумматор принудительно устанавливается на логическую 1.Это добавляет 1 к результату, так что двоичное дополнение данных B добавляется к данным A. Результатом на выходе сумматора является число двойного дополнения, представляющее A — B. Флаги снова устанавливаются результатом, как и в операции сложения.

Подсчет с помощью ALU

Хотя ALU не включает схему двоичного счетчика, его также можно использовать для подсчета путем УВЕЛИЧЕНИЯ или УМЕНЬШЕНИЯ, то есть для прибавления 1 к данным A (увеличение) или вычитания 1 из данных A (уменьшение). Подсчет с использованием этого метода обычно выполняется с использованием программного обеспечения (машинный код или язык ассемблера).Типичное использование может заключаться в том, чтобы инициировать временную задержку путем загрузки ALU с некоторым числом, а затем выполнить процедуру цикла для обратного отсчета до нуля путем многократного уменьшения данных A. Нулевой результат будет обнаружен по установленному флагу нуля. Однако это не будет обычным методом, так как ALU (и, следовательно, ЦП) будет занят во время задержки и, следовательно, не может использоваться для других целей. В большинстве компьютерных систем также были бы специальные счетчики для реализации аналогичных задержек по времени.

Приращение.

Данные A могут быть увеличены, если логическая 1 применяется к управляющим входам MUX 1 и MUX 3. Это добавит B к A, при этом данные B будут обнулены путем применения логического 0 к управляющему входу MUX 2. 1, которая должна добавление к данным A обеспечивается путем ввода управляющего входа блока CARRY SELECT в логическую 1, в результате чего вход переноса в сумматор становится логическим 1. Таким образом, результат на выходе сумматора равен A + 1, и снова флаги устанавливаются с помощью результат.

Уменьшение.

Чтобы уменьшить данные A, необходимо вычесть 1 из A.Поскольку ALU использует арифметику с дополнением до двух, дополнение до единицы, добавляемое к A, фактически вычитает 1 из A.

Дополнение до двух до 1 равно минус 1, что в 8-битной записи с дополнением до двух составляет 11111111 2 . Следовательно, чтобы вычесть 1 из данных A, данные B должны равняться минус 1 (все биты = 1). Чтобы сделать это и убедиться, что правильный результат не изменяется никакими данными, появляющимися на входе данных B, логический 0 применяется к управляющему входу MUX 2, чтобы убедиться, что все биты данных B = 0.

Логический 0 также применяется к управляющему входу мультиплексора 3. Это инвертирует данные B (которые равны 00000000 2 ), чтобы получить 11111111 2 на входе сумматора.

MUX 1 должен иметь логическую 1 на своей линии управления, чтобы передавать данные A на другой вход сумматора. Вход переноса сумматора устанавливается в 1 путем подачи логического 0 на линию управления CARRY MUX. Это гарантирует, что, при условии, что на входе C IN нет выносимого остатка, правильным результатом на выходе сумматора будет A — 1.

Отрицание

Отрицание — это просто обратное значение; следовательно, любое значение и его обратное добавят к нулю. В бинарной арифметике аддитивным обратным значением является его дополнение до двух. ALU можно использовать для инвертирования (нахождения двойного дополнения) данных A путем дополнения данных A и последующего добавления 1. Это включает в себя процесс, аналогичный уменьшению, за исключением того, что данные B обрабатываются по-другому, а именно:

Управляющий вход MUX 1 установлен на логический 0, который дополняет данные A, также данные B обнуляются путем установки логического 0 на управление MUX 2 и логической 1 на MUX 3.Управляющий вход Carry Select установлен на логическую 1, чтобы добавить 1 к данным A в сумматоре.

Регистр сдвига используется как простой регистр PIPO путем применения логического 0 к трем элементам управления сдвигом и логической 1 ко входу ~ CLC, чтобы гарантировать, что перенос не очищен. Это дает окончательный результат A + 1, который является дополнением к A до двух.

Операции смены

Операции сдвига контролируются четырьмя линиями управления более низкого порядка, R / ~ L управляет направлением сдвига или вращения, SHIFT / ~ LE имеет двойную цель: включение операций сдвига, если применяется логическая 1, или действие как РАЗРЕШЕНИЕ НАГРУЗКИ когда находится в логическом 0, разрешая загрузку или перезагрузку сдвигового регистра соответствующими данными.Каждое действие сдвигового регистра (сдвиг, поворот или нагрузка) запускается одним импульсом CK. Также обратите внимание, что сдвиговый регистр в этой конструкции не влияет на флаги V, N или Z.

Сдвиг влево (с переноской)

В этом режиме (с управляющим словом 10100101) входные данные B сохраняются равными нулю, и после того, как регистр сдвига загружен путем временного выполнения логического 0 SHIFT / ~ LE для перемещения данных со входа A в регистр сдвига, сдвиг включается путем возврата SHIFT / ~ LE на логическую 1, и оба параметра ROTATE и ~ CLC отключены.Данные в регистре сдвига теперь будут сдвигаться на один бит влево с каждым примененным импульсом CK. Похоже, что это умножает значение данных на два для каждого сдвига влево, но это очень ограниченная операция умножения, потому что результат уменьшается каждый раз, когда самый левый бит теряется при прохождении через бит переноса. Поэтому это действие считается логическим, а не арифметическим сдвигом.

Повернуть влево (с переноской)

Если вращение активировано применением логической 1 к управляющему входу ROTATE с SHIFT / ~ LE и ~ CLC также на логической 1, данные, сдвинутые влево от бита 7 и через флаг переноса, возвращаются через вход C IN сдвигового регистра для повторного входа в бит 0 с помощью селектора данных ROTATE MODE SELECT.

Повернуть вправо

Когда данные в регистре сдвига поворачиваются вправо, они покидают регистр через бит 0 и возвращаются непосредственно в бит 7 через внутреннюю ссылку, не проходя через флаг переноса.

Существует ряд других операций, таких как выполнение 8-битных логических функций, обычно встречающихся в микропроцессорах, для которых этот ALU не предназначен. Цель этой конструкции — проиллюстрировать, как схемы, описанные в модулях цифровой электроники с 1 по 5, на самом деле являются лишь частью более широкой картины, они могут быть соединены между собой разными способами, чтобы образовать множество различных схем.Этот дизайн ALU является одним из примеров, но то, как вы используете то, что вы узнали на страницах Learnabout-Electronics, и как вы вписываете эти знания в свое собственное воображение, зависит от вас.

.