Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах.

RS-триггер. Принцип работы и его типовая схема на логических элементах.

Устройство и принцип работы RS-триггера

Одним из важнейших элементов цифровой техники является триггер (англ. Trigger — защёлка, спусковой крючок).

Сам триггер не является базовым элементом, так как он собирается из более простых логических схем. Семейство триггеров весьма обширно. Это триггеры: T, D, C, JK, но основой всех является самый простой RS-триггер.

Без RS триггеров невозможно было бы создание никаких вычислительных устройств от игровой приставки до суперкомпьютера. У триггера два входа S (set) — установка и R (reset) — сброс и два выхода Q-прямой и Q- инверсный. Инверсный выход имеет сверху чёрточку. Триггер бистабильная система, которая может находиться в одном из двух устойчивых состояний сколь угодно долго. На рисунке показан RS-триггер выполненный на элементах 2ИЛИ – НЕ.

Точно так же триггер может быть выполнен и на элементах 2И – НЕ.

Единственная разница это то, что триггер на элементах И – НЕ активируется, то есть переводится в другое состояние потенциалом логического нуля. Триггер, собранный на элементах ИЛИ – НЕ активируется логической единицей. Это определяется таблицей истинности логических элементов. При подаче положительного потенциала на вход S мы получим на выходе Q высокий потенциал, а на выходе Q низкий потенциал. Тем самым мы записали в триггер, как в ячейку памяти, единицу. Пока на вход R не будет подан высокий потенциал, состояние триггера не изменится.

На принципиальных схемах триггер изображается следующим образом.

Два входа R и S, два выхода прямой и инверсный и буква Т означающая триггер.

Хорошо отображает принцип работы RS-триггера несложная схема, собранная на двух элементах 2И – НЕ. Для этого используется микросхема 155ЛА3, которая содержит четыре таких элемента. Нумерация на схеме соответствует выводам микросхемы. Напряжение питания +5V подаётся на 14 вывод, а минус подаётся на 7 вывод микросхемы.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. После включения питания триггер установится в одно из двух устойчивых состояний.

Исходя из того, что сопротивление переходов транзисторов логических элементов не может быть абсолютно одинаковым, то триггер после включения питания, как правило, принимает одно и то же состояние.

Допустим, после подачи питания у нас горит верхний по схеме светодиод HL1. Можно сколько угодно нажимать кнопку SB1 ситуация не изменится, но достаточно на долю секунды замкнуть контакты кнопки SB2 как триггер поменяет своё состояние на противоположное. Горевший светодиод HL1 погаснет и загорится другой — HL2. Тем самым мы перевели триггер в другое устойчивое состояние.

На данной схеме всё достаточно условно, а на реальном триггере принято считать, что если на прямом выходе «Q» высокий уровень то триггер установлен, если уровень низкий то триггер сброшен.

Основной недостаток рассматриваемого триггера это, то, что он асинхронный. Другие более сложные схемы триггеров синхронизируются тактовыми импульсами общими для всей схемы и вырабатываемые тактовым генератором. Кроме того сложная входная логика позволяет держать триггер в установленном состоянии до тех пор пока не будет сформирован сигнал разрешения смены состояния триггера.

RS-триггер может быть и синхронным, но двух логических элементов для этого мало.

На рисунке изображена схема синхронного RS-триггера. Такой триггер может быть собран на микросхеме К155ЛА3, которая содержит как раз четыре элемента 2И – НЕ. В данной схеме переключение триггера из одного состояния в другое может быть осуществлено только в момент прихода синхроимпульса на вход «C».

На рассмотренной выше схеме переключение триггера осуществляется с помощью кнопок. Такой вариант используется достаточно часто и именно для кнопочного управления какой-либо аппаратурой. В электронике существует понятие «дребезг контактов» то есть, когда мы нажимаем кнопку, на вход устройства проникает целый пакет импульсов, который может привести к серьёзным нарушениям в работе.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. Использование RS-триггера позволяет избежать этого.

Благодаря своей простоте и недорогой стоимости RS-триггеры широко применяются в схемах индикации. Часто для повышения надёжности и устранения возможности случайного срабатывания RS-триггер собирается по так называемой двухступенчатой схеме. Вот схема.

Здесь можно видеть два совершенно одинаковых синхронных RS-триггера, только для второго триггера синхроимпульсы инвертируются. Первый триггер в связке называют M (master) — хозяин, а второй триггер называется S (slave) — раб.

Допустим на входе «С» высокий потенциал. М-триггер принимает информацию, но низкий потенциал на входе синхронизации S-триггера блокирует приём информации. После того как потенциал поменялся на противоположный информация из M-триггера записывается в S-триггер, но приём информации в M-триггер блокируется.

Такая двухступенчатая система намного надёжнее обычного RS-триггера. Она свободна от случайных срабатываний.

Для более наглядного изучения работы RS-триггера рекомендую провести эксперименты с RS-триггером.

Главная &raquo Цифровая электроника &raquo Текущая страница

Также Вам будет интересно узнать:

Определение триггера. RS-триггер

Подробности
Автор: EngineerDeveloper®

            Классическое определение термина «триггер» звучит следующим образом:

            Триггер— класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов.

            Термин триггер происходит от английского слова trigger — защёлка, спусковой крючок. Для обозначения этого устройства в английском языке чаще употребляется термин flip-flop, что в переводе означает «хлопанье».

            Поясню. Триггер – это устройство, относящееся к классу электронных цифровых устройств обладающие способностью находиться либо в «0», либо в «1» и чередовать их под воздействием тактов и сигналов разрешения тактов, а также сигнала сброса.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах.

            Исторически триггеры разрабатывались на лампах, транзисторах. Но я бы не хотел углубляться в принцип работы триггера до уровня транзисторов и направлений протекания токов. Поэтому абстрагируемся от физики его работы и акцентируем внимание на особенности и принципе его работы с точки зрения цифровых процессов.

            На рис. 1 приведен самый элементарный триггер, реализованный на двух инверторах.

Рис.1. Простейший RS-триггер на инверторах.

            RS – триггер изображенный на рис.1 способен хранить 1 бит информации. Но он не позволяет записать этот бит информации, стереть бит информации. Чего нельзя сказать про RS – триггер реализованный на двух элементах 2И-НЕ (см.рис.2)

Рис.2. Простейший RS-триггер (асинхронный) на элементах 2И-НЕ.

          Из рисунка видно, что появились два входа: «S» — set (установка) и «R» — reset (сброс). С помощью входа «S» мы можем установить триггер в одно из двух устойчивых состояний, а вход «R» служит для сброса триггера.

          Чтобы разобраться с принципом работы RS-триггера обратимся к таблице истинности приведенной в табл.1










R

S

Q(t)

Q(t+1)

Пояснения

0

0

0

0

Режим хранения информации R=S=0

0

0

1

1

0

1

0

1

Режим установки единицы S=1

0

1

1

1

1

0

0

0

Режим записи нуля R=1

1

0

1

0

1

1

0

*

R=S=1 запрещенная комбинация

1

1

1

*

Таблица 1.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. Таблица истинности RS-триггера (асинхронного).

          Из таблицы видно, если подать единицы на вход S выходное состояние становится равным логической единице. А при подаче единицы на вход R выходное состояние становится равным логическому нулю.  Если одновременно установить на оба входы две логической единицы, тогда триггер может оказаться в любом не устойчивом состоянии. Подобная комбинация (R=1, S=1) является запрещенная. В более сложных триггерных схемах при запрещенной комбинации на входе, триггер переходит в третье состояние. Одновременное снятие обоих единиц практически невозможно, поэтому состояние после снятия запрещенной комбинации будет определяться оставшейся единицей. Таким образом, RS-триггер может находиться в трех состояниях, два из которых устойчивых и одно не устойчивое.

          На рис.3 приведена схема синхронного RS-триггера. По сравнению с асинхронным триггером добавились два логических элемента «И-НЕ». Тем самым добавлен вход синхронизации «С». При этом принцип работы остался прежний за исключением того, что все процессы синхронны (см. табл. 2).

Рис.3. Простейший RS-триггер (синхронный) на элементах 2И-НЕ.

            В таблице 2 приведена таблица истинности для синхронного RS-триггера.












С

R

S

Q(t)

Q(t+1)

Пояснения

0

x

x

0

0

Режим хранения информации

0

x

x

1

1

1

0

0

0

0

Режим хранения информации

1

0

0

1

1

1

0

1

0

1

Режим установки единицы S=1

1

0

1

1

1

1

1

0

0

0

Режим записи нуля R=1

1

1

0

1

0

1

1

1

0

*

R=S=1 запрещенная комбинация

1

1

1

1

*

Таблица 2.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. Таблица истинности RS-триггера (синхронного).

Триггеры. Принцип работы | HomeElectronics

Всем доброго времени суток! Сегодняшний мой пост посвящён цифровым микросхемам, которые имеют память. Подобно тому, как человек помнит события из своей жизни, так и эти микросхемы могут долго хранить заложенную в них информацию, а когда необходимо выдавать её.

Такими цифровыми микросхемами являются триггеры (англ. – Trigger или Flip-Flop). В отличие от простых логических микросхем, которые называют комбинационными (НЕ, И-НЕ, ИЛИ и другие) и их сигналы на выходе чётко соответствуют сигналам на входе, то триггеры относятся к последовательным или последовательностным микросхемам, уровень выходного напряжения которых, зависит от того в какой последовательности поступали сигналы на вход триггера. С помощью триггеров строят более сложные цифровые микросхемы.

Для сборки радиоэлектронного устройства можно преобрески DIY KIT набор по ссылке.

Сигналы, поступившие на вход триггера, могут храниться только до тех пор, пока на него подается напряжение питания. После каждого включения триггера на его выходах появляются случайные логические уровни напряжения. Триггеры обладают очень высоким быстродействием, сравнимым с задержками при переключении простейших логических элементов, однако объём хранимой информации мал. Один триггер может хранить только один сигнал или бит.

Внутреннее устройство триггера

Не вдаваясь в глубину схемотехники триггера, скажу сразу, что простейший триггер представляет собой схему из двух логических элементов, взаимодействуя между собой с помощью положительной обратной связи, которая обеспечивает нахождения выходов триггера в одном их двух логических состояний неограниченное время.

Схема триггерной ячейки на логических элементах (RS триггер).

Схема на рисунке выше представляет простейший триггер (или триггерная ячейка), который имеет два входа и два выхода. Входы триггера реагируют на низкий логический уровень: вход R – сброс (англ.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. Reset – сброс) и вход S – установка (англ. Set – установка), выходы: прямой Q (англ. Quit – выход) и инверсный –Q.

Как говорилось выше, входы триггера R и S реагируют на низкий логический уровень и сигналы на них должны поступать с некоторой разницей во времени. Опишем работу данной схемы. Когда на обоих входах триггера присутствует низкий логический уровень, то это никак не отразится на уровне напряжения на выходах. Когда на вход S поступит сигнал лог. 1, то на выходах Q будет лог. 0, а на –Q – лог. 1. Если теперь на вход R триггера поступит лог. 1, то выходные сигналы не изменятся. И наконец если изменить уровень сигнала на входе S с высокого на низкий уровень, то на выходе триггера Q будет лог. 1, а на –Q – лог. 0. Таким образом, для данной триггерной ячейки можно составить таблицу истинности.

Таблица истинности триггерной ячейки (RS триггер).

ВходыВыходы
RSQ-Q
00Не определено
0101
11Без изменений
1010

Схемы с такой таблицей истинности называются RS триггерами. RS триггеры служат основой для многих динамических устройств: делители частоты, счётчики, регистры. Кроме вышеописанного RS триггера существует ещё несколько типов триггеров, которые отличаются методом управления, входными и выходными сигналами. Все современные триггеры объединены в серии цифровых микросхем:

  • RS триггеры – самый простой и редко используемый триггер, имеет обозначение ТР;
  • JK триггер – имеет сложное управление, обозначение ТВ;
  • D триггер – самый распространённый и имеет сложность среднюю, обозначение ТМ;

RS триггеры

Рассмотрим принцип работы RS триггера возьмём микросхему К555ТР2.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах.

Обозначение RS триггера К555ТР2

Данная микросхема имеет 4 RS триггера, два из которых имеют по одному R входу и одному S входу, а два других – по одному R входу и по два S входа, объединенных по функции И. Все 4 RS триггера данной микросхемы имеют по одному прямому выходу. Принцип работы данных триггеров не отличатся от триггерной ячейки описанной выше. Импульс с низким уровнем на входе триггера R приводит состояние выхода к низкому уровню, а импульс с низким логическим уровнем на входе триггера S – состояние выхода в высоком логическом уровне. В случае появления одновременных сигналов на входах триггера переводит его выход в состояние лог. 1, а после окончания импульсов в одно из устойчивых состояний.

JK триггер

Микросхема типа К555ТВ9, является представителем семейства JK триггеров, который имеет следующий принцип работы.

Обозначение JK триггера К555ТВ9.

Микросхема К555ТВ9 содержит два JK триггера. Триггеры данного типа сложнее по устройству и по управлению по сравнению с RS триггером. В дополнение к стандартным входам R и S, которые работают аналогично с RS триггером, в JK триггере имеются информационные входа J и K, а также вход синхронизации С.

Таблица истинности JK триггера.

ВходыВыходы
-S-RCJKQ-Q
01ХХХ10
10ХХХ01
00ХХХНе определено
111→01010
111→00101
111→000Не изменяется
111→011Меняется на
противоположное
111ХХНе изменяется
110ХХНе изменяется
110→1ХХНе изменяется

Принцип работы JK триггера следующий.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. Вход R триггера служит для перевода прямого выхода в лог.1, а вход S триггера – в состояние лог.0. Вход С (англ. Clock – часы)служит для тактирования JK триггера, то есть все изменения выходов происходят только когда на входе С сигнал изменяется с высокого уровня на низкий. Информационные входа J (англ. Jump – прыжок) и К (англ. Kill – убить) работают следующим образом: если на J лог.1 и на К лог.0, то по импульсу со входа С на Q будет лог.1 и на –Q будет лог.0. Для изменения уровня сигнала на выходах на противоположные необходимо на J подать лог.0, а на К лог.1, тогда по импульсу на входе С состояние выходов измениться.

D триггер

D триггер является самым используемым, а по управлению он занимает промежуточное положение между RS триггером и JK триггером. Представителем D триггеров является микросхема К555ТМ2.

Обозначение D триггера микросхемы К555ТМ2

В составе данной микросхемы содержится два D триггера, которые имеют два входа сброса и установки R и C, информационный вход D (англ. Dalay – задержка) триггера и один тактируемый вход С триггера, а также два выхода: прямой Q и инверсный –Q. Как и все триггеры, у которых имеется тактируемый вход С, принцип работы D триггера основан на переключении уровней напряжений на выходе триггера только стробированием по входу С. Таким образом можно составить таблицу истинности D триггера.

Таблица истинности D триггера

ВходыВыходы
-S-RCDQ-Q
01XX10
10XX01
00XXНе определено
110→1001
110→1110
110ХНе меняется
111ХНе меняется
111→0ХНе меняется

D триггер является наиболее универсальным потому, что данным триггером можно заменить все остальные RS триггеры и JK триггеры.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. Для замены RS триггера необходимо просто не использовать входы D и C входы D триггера, а относительно JK триггера, то для большинства схем одной пары входов вполне достаточно. Ниже приведены схемы замены триггеров

Схема замены D триггером: RS триггера (слева) и JK триггера в счётном режиме (справа).

Теория это хорошо, но без практического применения это просто слова.Здесь можно всё сделать своими руками.

Логическая схема и принцип работы RS триггера: таблица истинности

Триггер в переводе с английского – защёлка. Это электронный модуль, способный длительно находиться в одном устойчивом состоянии и менять его под действием внешнего сигнала. Это цифровая автоматическая ячейка, которая умеет запоминать и хранить двоичный код данных, размером в 1 бит. То, как работает триггер, зависит от его структуры и назначения. В основе всякой подобной ячейки располагается восстанавливающее кольцо из пары инверторов. Устройство содержит прямой и инверсный выходы.

Общая структурная схема защёлки

Место триггеров в цифровой схемотехнике

Сам рс триггер, как один из структурных элементов в схемотехнике, не содержит в своём составе какого-то отдельного блока или устройства памяти. Он является простейшей логической ячейкой, которая запоминает своё предыдущее и настоящее состояния на входах и выходах. Память является результатом алгоритма работы переключателя. Выходы устройства находятся в состоянии либо логического нуля, либо единицы. При их изменении схема «защёлкивает» это положение и запоминает до тех пор, пока устройство управления вводом, выполненное из логических элементов, не даст команду об изменении состояния.

Классификация

Прежде, чем рассматривать работу триггеров, необходимо разобраться в обозначениях входов и выходов подобных устройств.

Входа (порты) у триггера бывают:

  • R (reset) – устанавливает положение 0, раздельный порт;
  • S (set) – устанавливает положение 1, раздельный порт;
  • J – порт универсальных защёлок, устанавливает статус 1;
  • K – порт универсальных защёлок, устанавливает статус 0;
  • T – счётный порт, меняет положение защёлки.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах.

Информация. Высокий уровень потенциала на входе или выходе равняется логической единице, низкий – логическому нулю. У микросхем марки ТТЛ логической единицей считается потенциал от 2,4…5В, логическим нулём – 0…0,4 В при напряжении питания 5 В. Для логических сборок других серий диапазоны потенциалов могут отличаться.

У защёлки в наличии два выходных порта:

  • Q – прямой;
  • Q¯ – инверсный.

При единице на прямом (Q = 0) «защёлка» находится в состоянии «1». В случае низкого потенциала на выходе (Q = 1) статус защёлки – «0».

У инверсного выхода все наоборот. При нуле у выхода Q¯ переключатель находится в состоянии единицы. Инверсия положения нужна для внедрения различных схематических решений.

Внимание! Типы портов определяют названия электронных переключателей, так, имея порта R и S, он носит имя RS-триггер.

Последовательностное логическое устройство (ПЛУ), которым является «защёлка», – это своеобразный блок для постройки различных комбинаций в схемах логических цепей. Бистабильное состояние RS-защёлки помогает компоновать такие логические схемы, как счётчики, регистры хранения, устройства памяти или регистры сдвига. Независимо от метода устройства логических связей, основные виды электронных переключателей можно разделить по способу ввода данных:

  • синхронный тип;
  • асинхронный тип;
  • комбинированный.

Всё зависит от того, как посылается команда управления на изменение состояния «защёлки».

Синхронные устройства

Для того чтобы rs триггер не менял своего положения от сочетания задержанных командных импульсов на его портах, применяют синхронизирующую команду. Это тактовый импульс, который подаётся на синхронизирующий порт. Сменившиеся сигналы на входах такой «защёлки» не смогут изменить состояния на выходе, пока не придёт тактовый (синхронизирующий) импульс. Эти импульсы вырабатывают тактовые генераторы. Длина тактовых сигналов намного меньше их периода.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. Импульсы определяют частоту замены информации, привязав её к дискретным временным периодам – tl, t2,…,tn-1,tn, tn+l. Это позволяет синхронизировать процессы работы отдельных узлов оборудования в едином ритме.

Действие схемы следующее:

  • если на порту С присутствует ноль, статус триггера не меняется, поскольку информация с портов S и R не передаётся на защёлку;
  • если на порту С появляется логическая единица, то переключатель принимает команды с S и R входов и меняет своё положение.

У таких схем повышенная помехоустойчивость, что выгодно отличает их от асинхронных устройств, последние могут перевернуться не только от сигнала, но и от помехи. Синхронная структура применяется в технике, связанной с преобразованием или обработкой цифровых данных.

Синхронный RS – триггер, схема и графическое обозначение

Важно! При применении RS-защёлки с инверсными входами необходимо заменить элементы схемы «И» на элементы «И – НЕ».

Асинхронные модели

Устройство, меняющее своё состояние немедленно при изменении команды на логических портах, называют асинхронным триггером. Он имеет в своём составе только порты: R (сброс) и S (установка). Ограничения для пользования подобными схемами связано с соперничеством между сигналами, которые при попадании на разные входы RS-триггера движутся разными путями, как бы состязаясь между собой. При этом возникают временные задержки и сдвиги, вызванные разными причинами: изменения температуры, долгий срок службы и прочее. Такая «гонка» вызывает частые ошибочные переворачивания ячейки.

Тактовая синхронизация в данном случае не эффективна, потому асинхронные ячейки применяются в качестве асинхронных счётчиков, различных ключей, делителей частоты и им подобных схемных решений.

Асинхронный RS-триггер, структурная схема

Комбинированные схемы

Модуль, состоящий из комбинации нескольких ячеек, называется комбинированным триггером. Возможны комбинации от двух и более функциональных ячеек.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах.

Таблица комбинаций двух типов ячеек памяти

Тип устройстваRSRSEJKTDDV
RSХХХХХХХ
RХХХХХХ
SХХХХХ
EХХХХ
JKХХХ
TХХ
DХ
DV

Типы триггеровЗдесь Х – объединение двух типов возможно.

Подразделение этих устройств по типам можно рассмотреть по таблицам переходов состояния.

Выделяются следующие типы ячеек памяти состояния:

  • rs-защёлка – асинхронная и синхронная;
  • jk-защёлка;
  • d-защёлка;
  • t-защёлка.

Последний элемент списка – устройство составное, выполняется из синхронной rs-ячейки памяти.

RS-триггеры

Рассматривают два вида подобных ячеек: асинхронная и синхронная защёлка. При подробном изучении видна значительная разница в работе и сфере применения.

RS-триггер асинхронный

Самый простой вид защёлки, редко применяется как самостоятельное устройство, является ячейкой для построения более сложных блоков. Построены асинхронные соты на элементах:

  • 2 ИЛИ – НЕ, триггерная сота с прямыми портами;
  • 2 И-НЕ, триггерная сота с инверсными портами.

Фиксированные положения триггеру обеспечивают обратные связи. Это подключение выхода одного к любому входному порту другого логического элемента.

RS-триггер синхронный

Основа регистров, делителей частоты и различных счётчиков – триггерная сота памяти.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. В подобных устройствах зафиксированную раньше информацию нужно передать на выход и записать в следующую ячейку по сигналу тактового импульса. Импульс подаётся на С-порт (статический или динамический).

К сведению. Статический С-вход выполняет синхронизацию по изменению уровня потенциала сигнала, динамический С-вход синхронизирует изменение состояния не по уровню, а моменту его изменения. Переключение на динамическом С-входе может осуществляться по фронту импульса (прямой) или по его срезу (инверсный).

Состоящие из пары синхронных rs-триггеров и инвертора двухступенчатые RS-триггеры управляются полным (задействованы и фронт, и срез) динамическим тактовым импульсом. Такие ячейки памяти называются master-slave (мастер-помощник).

JK-триггер

Отличительной чертой этого типа «защёлки» является отсутствие запрещённого сочетания сигналов на портах. При J = K = 1 положение защёлки переворачивается на обратное, по сравнению к текущим Q0.

JK-переключатель отличается от RS-ячейки памяти только одним: если на J и K подаётся «1», то он меняет своё пребывание на противоположное положение. Происходит инверсия, причём у этой ячейки памяти отсутствуют запрещённые состояния главных портов.

Внимание! Если провести аналогию обозначения входов, то J и K, соответственно, аналогичны входам S и R у RS-триггера. Практическое применение нашли только синхронные jk-триггеры с динамической синхронизацией.

Таблица истинности и обозначение jk-триггера

Что такое RS триггер

Это сота памяти, способная находиться в одном из стабильных положений: «0» или «1». Переворачиваться, т.е. менять их, она может под воздействием тактовых сигнальных импульсов. Ни записать, ни стереть хранимый бит элементарный элемент, собранный на двух инверторах, не может. Принцип работы rs триггеров, выполненных на двух компонентах 2И-НЕ, позволяет это сделать.

Таблица истинности

Таблица переходов состояний (таблица истинности) поясняет работу RS-триггера на элементах «И-НЕ».Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. На ней Q 0 – текущий статус ячейки до попадания активного сигнала на порт. Когда логическая единица отсутствует на входах R и S, «защёлка» сохраняет положение Q 0. Активный импульс R = 1 перекидывает защёлку в положение 0, импульс S = 1 – в положение 1. Звездочка в таблице указывает на положение при запрещенном сочетании приходящих сигналов.

Таблица истинности RS-триггера

Такой тип имеет раздельное назначение логических состояний нуля и единицы по информационным портам.

Временные диаграммы

Кроме таблиц истинности, помогает разобраться в работе ячейки битовой памяти временная диаграмма. При этом на графике при изучении импульсов рассматривают следующие параметры:

  • длительность импульса – временной интервал от фронта до спада;
  • период – интервал от фронта предыдущего импульса до фронта последующего;
  • скважность – отношение периода импульса к его длительности.

Диаграмма графически отображает сигнальные импульсы на входах и выходах в одних и тех же временных точках.

Временная диаграмма RS-триггера

Классификация последовательных схем

Последовательные схемы допускается классифицировать по следующим показателям:

  • одноступенчатые защёлки, в которых содержатся элемент памяти и устройство управления, их маркируют буквой Т;
  • двухступенчатые ячейки: статического и динамического управления, используются для защиты от гонок сигналов, обозначаются буквами ТТ;
  • переключатели, имеющие сложную логику: одно,- и двухступенчатые соты.

Одноступенчатые ячейки применяются в качестве первых ступеней в переключателях ТТ с динамической схемой управления, имеют такое же управление. При самостоятельном использовании управление в большинстве своём статическое.

Двухступенчатые устройства имеют как статическое, так и динамическое управление.

Состояние «Установлен»

RS-переключатель в этом состоянии имеет установленную цепь с Q, равным нулю, и Q¯, равным единице, и независим от управляемого сигнала.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. При этом на R присутствует ноль, на S – логическая единица.

Состояние «Сброшен»

Это тоже неизменная ситуация. Для её организации необходимо выставить исходные условия. На R подаётся «1», на S – «0». При этом выход Q должен иметь «1», Q¯ – значение «0». Обратные связи обеспечивают и фиксируют независимое от последующих значений на входах значение.

Диаграмма переключения RS-триггера

Состояния переключения, установки и сброса можно просмотреть на временной диаграмме. На ней отмечено, что переключатель переходит в положение установки при появлении нуля на его S-входе и единице на входе R, фиксированный сброс при подаче нуля на порт R и единицы на S.

Диаграмма переключения защёлки

Внимание! Если ноль подать на два входа (R и S) синхронно, то переключатель из-за неопределённого состояния на вводах может перевернуться в любое непредсказуемое положение, при этом произойдёт повреждение данных.

Модификация схемы триггера

Чтобы смена состояний происходила на подъёме уровня сигнала у rs-триггера, необходимо на его выходах иметь:

  • при установке – Q = 1, а Q¯ = 0;
  • при сбросе – Q = 0, а Q¯ = 1.

Чтобы это организовать, поступающие сигналы защёлки инвертируют. В результате этого изменение состояния выполняется при поступлении положительных сигналов. При модификации добавляются в качестве инверторов 2 элемента И-НЕ.

Модификация схемы триггера

Как синхронизировать работу триггера

Подключение двухпортового элемента «И» в последовательную цепь схемы триггера с каждым из входов позволит менять его статус, независимо от состояний на R,- или S-входах. Новый порт С получится при объединении двух портов ячеек «И». В результате доработки статус на выходах Q и Q¯ будет меняться только тогда, когда на С будет приходить высокий потенциал. Предусмотрено подключение генераторов тактовых импульсов на этот новый вход.

Синхронизация триггера

Регистры на триггерах

Так как один переключатель является однобитовой ячейкой памяти, то, чтобы сохранить несколько бит, нужно увеличить количество единичных хранилищ.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. Цепочка из таких ячеек носит названия регистра. Регистр позволяет временно хранить цифровые данные двоичных разрядов. Количество разрядов зависит от количества однобитовых ячеек.

Схема 4-х разрядного регистра сдвига на триггерах

Использование элементарных электронных цифровых устройств – триггеров, позволяет составлять сложные схемы управления логическими устройствами. Одна элементарная защёлка памяти своим бистабильным состоянием помогает осуществлять самые сложные схемные решения.

Видео

Сообщество Экспонента

Выслан также полный текст программы. При необходимости может быть выслан файл с записью квадратур с присутствием сигналов AIS для демонстрации работы программы

На кафедре программируемой электроники, электротехники и телекоммуникаций Национального университета кораблестроения им. адмирала Макарова (НУК) в научных и учебных целях ведутся исследования сигналов  морских и речных судов в технологии AIS (Automatic Identification System). В настоящее время в круглосуточном режиме функционируют две станции приема AIS-сигналов на базе аппаратно-программных решений греческого проекта MarineTraffic (на здании Института автоматики и электротехники — MarineTraffic Station № 4757 и на базе отдыха НУК в Очакове —  MarineTraffic Station № 5064). В качестве базового алгоритма выделения и исследования сигналов на кафедре используется программа с открытым кодом aisLiveData корпорации MathWorks (версия MATLAB R2015). Оптимизация программы позволила увеличить количество правильно декодированных сообщений более чем в 3 раза. Однако анализ квадратурной информации со штатных антенн, которые позволяют принимать плотный поток сообщений, показал, что в этих условиях требуется дальнейшее совершенствование алгоритма. В то же время корпорация MathWorks в версии MATLAB R2019 презентовала новую программу по приему и обработке AIS-сигналов.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах. В настоящей работе приведено описание проведенных доработок и оценка их эффективности в сравнении с обновленной программой корпорации MathWorks. Для сравнения эффективности программ использовались записи квадратурной информации с выхода приемника RTL-SDR при подключении к нему штатной антенны станции № 4757. Прием проводился на частоте работы передатчиков судов класса А. Получено, что версия программы корпорации MathWorks, представленная в Matlab 2019, позволяет в среднем увеличить количество выделяемых сообщений более чем в 2 раза по сравнению с версией в Matlab 2015. Примерно такие же результаты получены программой первого этапа кафедральной оптимизации. Новая оптимизация программы, направленная на успешную работу в условиях плотного потока сообщений, позволила увеличить количество выделяемых сообщений более чем в 2 раза по сравнению с программой, представленной в Matlab 2019.   Проведен так же анализ возможных отклонений и сбоев в работе технологии AIS.

Ключевые слова: Automatic Identification System — AIS, MarineTraffic, приемник RTL-SDR, MATLAB, Maritime Mobile Service Identity — MMSI, синхроимпульс.

Урок 8.4 Триггеры, регистры, счетчики

На предыдущем уроке мы рассмотрели логические элементы, состояние сигнала на выходе которых однозначно определяется состояниями сигналов на входах.

Логические элементы служат основой для создания более сложных цифровых устройств, одним из которых является триггер. Триггер – это целый класс электронных  устройств, которые могут длительно находиться в одном из двух устойчивых состояний после прекращения сигнала, меняющего состояние. Состояние выхода триггера  определяется не только сигналами на его входах, но и предыдущим состоянием устройства. Таким образом, триггер является простейшей однобитной ячейкой памяти.

RS-триггер

Самый простой триггер можно получить из двух логических элементов 2ИЛИ-НЕ:

Cхемотехническое  обозначение:

Такая схема представляет собой асинхронный RS-триггер.Rs триггер принцип работы: RS-триггер. Принцип работы и его типовая схема на логических элементах.

Он имеет два входа: S (set) – установка, R (reset) – сброс, и два выхода: Q (прямой)  и Q с чертой сверху (инверсный, НЕ_Q).

При подаче сигнала логического нуля на оба входа триггера, его выходы будут установлены в произвольное состояние. Допустим, Q = 0, а НЕ_Q =1. Если на вход S подать «1», то состояние выхода Q скачкообразно изменится на «1», а НЕ_Q  — на «0». И это состояние будет поддерживаться в независимости от того «0» или «1» подано на вход  S, что и является проявлением свойства памяти.

Соответственно, при подаче уровня «1» на вход R выход Q станет «0», а НЕ_Q – «1».

Длительность устанавливающих импульсов может быть очень короткой, и ограничена физическим быстродействием логических модулей, из которых построен триггер.

Ситуация, когда на входах R и S действует высокий уровень, является недопустимой, поскольку при этом схема не может работать корректно. В этом есть недостаток RS-триггера.

RS-триггер также можно построить из двух элементов И-НЕ, такие элементы более распространены:

Установка и сброс триггера на элементах 2И-НЕ, в отличие от предыдущего, производится низким уровнем входного сигнала.

Если к последней схеме добавить  еще два вентиля 2И-НЕ, то мы получим синхронный RS-триггер.

Изменение состояния такого триггера производится только при воздействии на вход С (Clock) синхронизирующего (тактового) импульса.

D-триггер

Немного изменив схему синхронного RS-триггера, можно получить  D-триггер. (D-delay, задержка). У него только один информационный вход D.

Если на этот вход подать «1», а затем подать импульс на вход C, то на выходе Q будет «1», если на вход подать «0», затем импульс на C, то на выходе Q будет «0». Таким образом, D-триггер осуществляет задержку информации, поступающей на вход.

Если вход D соединить с выходом НЕ_Q, то триггер будет менять свое состояние при каждом изменении состояния входа С от «0» к «1» . При изменении от «1» к «0» состояние триггера меняться не будет. Таким образом, частота выходных импульсов будет вдвое меньше частоты входных импульсов. Такой триггер называется счетным или T-триггером. Делитель частоты используется очень широко в цифровой технике.

Существует разновидность синхронного RS-триггера, не имеющая запрещенной комбинации – JK-триггер. Он имеет три входа: J (вместо R), K (вместо S), и C. Если на оба информационных входа подана «1», то JK-триггер работает как счетный T-триггер с входом C.

Регистр хранения

На триггерах можно строить более сложные цифровые устройства, например такие, как регистры. Регистры предназначены для хранения многобитовой информации, то есть чисел, записанных в двоичном коде.

Рассмотри трех битовый регистр хранения на D-триггерах:

Каждый триггер может хранить один разряд (бит) числа. Вход R служит для установки выходов всех триггеров в нулевое (исходное) состояние перед записью числа, которое подается на входы D0,D1 и D2. При подаче импульса на вход C производится запись информации с этих входов. Информация может храниться сколь угодно долго, пока на вход С не подаются импульсы и подается питание.

Регистр сдвига

Другой разновидностью регистров является регистр сдвига. Он предназначен для преобразования информации путем ее побитного сдвига в ту или иную сторону. На следующем рисунке приведена схема простейшего регистра сдвига информации вправо (по схеме):

В отличие от регистра хранения выход предыдущего триггера соединен с входом последующего. Информация в виде логического уровня подается на вход первого (крайнего слева) триггера. При воздействии импульса на входе C присутствующая на входе D информация записывается в первый триггер. При подаче второго импульса информация из первого триггера переписывается во второй триггер, а в первый записывается информация, которая в этот момент присутствует на входе D, и так далее. Таким образом, с подачей каждого синхроимпульса информация в регистре сдвигается вправо на 1 разряд.

Сдвиговые регистры используются во многих схемотехнических решениях при построении цифровых устройств, прежде всего для преобразования последовательного кода в параллельный, а также для выполнения арифметических операций (умножения и деления на 2)с двоичными числами, организации линий задержки, формирования импульсов заданной длительности, генерирования псевдослучайных последовательностей (кодов) и т.п.

Счетчик

Еще один класс цифровых устройств, которые можно построить на триггерах – счетчики. Как следует из названия, они осуществляют счет входных импульсов в заданном коде и могут хранить результат.

Простейший счетчик с последовательным переносом можно получить с помощью счетных T-триггеров:

Подачей импульса на вход R счетчик приводится в исходное состояние, когда на выходах Q1-Q3 – уровень логического нуля.

На вход C подаются импульсы для счета. С приходом заднего фронта первого импульса первый (левый) по схеме триггер устанавливается в «1». Если читать код справа налево, то он соответствует единице. Для нашего трехразрядного счетчика это код 001. С приходом второго импульса в «1» переключается второй триггер, а первый переключается в «0». Таким образом, код на выходах счетчика будет 010, что соответствует  десятичной цифре 2. Следующий импульс установит код 011, то есть 3. Трехразрядный счетчик может досчитать до кода 111, что соответствует десятичной цифре 7. При этом наступает так называемое переполнение счетчика, и с приходом следующего импульса счетчик обнулится.

Поскольку триггеры счетчика соединены последовательно, то и переключаться они будут также последовательно. Этот процесс отображен на графике, из которого видно, что время задержки переключения tз будет удваиваться и утраиваться. С увеличением числа разрядов задержка может оказаться неприемлемой, что является недостатком счетчиков с последовательным переносом.

Для повышения быстродействия применяются счетчики с параллельным переносом, что достигается одновременной подачей входных импульсов на входы всех триггеров счетчика. Это реализуется с помощью введения в схему логических элементов И:

 Из схемы видно, что на вход второго триггера счетный импульс поступит только тогда, когда на выходе первого триггера будет «1», а на третий – когда «1» будет на выходах и первого, и второго триггеров. Очевидно, что с увеличением числа разрядов необходимо увеличивать как число логических элементов И, так и число их входов, что, в свою очередь, является недостатком такого типа счетчиков.

Регистры и счетчики, в свою очередь, могут применяться для построения более сложных цифровых устройств: сумматоров, ОЗУ и ПЗУ (оперативных и постоянных запоминающих устройств),  АЛУ (арифметическо-логических устройств), входящих в состав процессоров, и так далее, к все более сложным цифровым устройствам.

В следующей серии статей мы начнем знакомство с микроконтроллерами — замечательным классом цифровых микросхем, которые являются настоящими компьютерами, умещающимися в одной микросхеме, и входящими входят в состав большинства электронных устройств, от кофемашины до космического корабля!

принцип работы и простейшие схемы устройств, их назначение и практическое использование

Под определение триггера попадают довольно много схем в электронных устройствах. Их общая черта — это способность находиться в одном из двух устойчивых состояний, которые сменяют друг друга под воздействием какого-либо сигнала. Кроме того, триггеры обладают двоичной памятью, то есть могут запоминать своё положение и оставаться в нём даже после прекращения влияния переключающего фактора, таким образом запоминая разряд числа в двоичном коде.

Описание и принцип работы

В широком смысле триггером (от английского trigger — спусковой крючок, запускающий механизм) называют любой импульс или событие, ставшее причиной чего-либо. Термин применяют в электронике, психологии, медицине, программировании и других областях деятельности. В создании микросхем и других устройств так называют элемент, который способен принимать одно из двух стойких состояний (0 или 1) и сохранять их в течение долгого времени.

Положение триггера зависит от получаемых им сигналов на прямом и инверсном выходах. Отличительной чертой устройства является то, что его переход из одной позиции в другую обусловлен не только получением внешних инструкций, поступающих от выбранной системы управления, но и посредством обратной связи. То есть текущее положение элемента зависит от предыстории его работы.

Триггеры могут сохранять свою память только при постоянном поступлении напряжения. Если его отключить, а затем снова подключить, устройство перейдёт в случайное состояние. Поэтому при конструировании устройства важно предусмотреть способ, которым он изначально будет вводиться в правильное положение.

В основе любого триггера лежит схема, которая состоит из двух логических элементов типа И-НЕ либо ИЛИ-НЕ, имеющих друг с другом обратную положительную связь. Такой тип подключения позволяет системе иметь всего два возможных устойчивых состояния, из которых выбирается одно. Важной деталью является то, что после того как триггер перешёл в положение, он может сохранять его сколько угодно времени, до тех пор, пока не будет подан очередной управляющий сигнал.

Другой характерной особенностью устройств является возможность мгновенного осуществления перехода от одного состояния в другое после получения соответствующей команды. Задержка настолько мала, что её можно не учитывать при проведении расчётов.

Число входов может быть разным и зависит от требуемых функций. Если подать сигнал одновременно на два из них, то он примет произвольную позицию после прекращения их поступления. По своим функциям входы делятся на несколько типов, которые входят в две большие группы: информационные и управляющие. Первые из них получают сигналы и запоминают их в виде информации, в то время как вторые разрешают или запрещают её запись, а также выполняют функцию синхронизации. На схемах они имеют следующие обозначения:

  • S — устанавливает триггер в состояние «1» на прямом выходе;
  • R — противоположен S, сбрасывает состояние обратно на «0»;
  • С — вход синхронизации;
  • D — принимает информацию для последующего занесения на триггер;
  • T — счётный вход.

Комбинация разных типов входов и выходов определяет то, как работает триггер. Существует множество схем этих устройств, использующихся для разных целей.

Классификация триггеров

Триггерные системы отличаются друг от друга по функциональному признаку, типу управления, числу возможных состояний и уровней, способу реагирования на помехи, составу основных логических элементов и другим особенностям. Однако все они, начиная от самых простых схем и заканчивая сложными многоступенчатыми структурами с множеством состояний, работают по одинаковому принципу.

Общие различия

Триггеры делят на несколько больших групп по функциональным и практическим различиям. Вот некоторых из них:

  • По принципу управления они бывают статические (или потенциальные) и динамические. Первые реагируют на непосредственную подачу сигналов на вход, соответствующих единице или нулю. Вторые воспринимают изменение сигнала с одного на другой.
  • Статические, в свою очередь, делятся на две группы: симметричные и несимметричные. Они отличаются по внутреннему строению электрических связей в схеме — у симметричных они идентичны во всех отдельных ячейках устройства. Именно они составляют основную массу триггеров.
  • По функциональным особенностям. Самый частый тип такой классификации — синхронные и асинхронные. Первые приходят в действие только при смене такса с нуля на единицу или наоборот, в то время как вторые воспринимают непосредственный момент появления сигнала.
  • Согласно количеству ступеней и уровней.
  • По реагированию на возникновение помех триггеры можно поделить на прозрачные и непрозрачные, которые, в свою очередь, бывают проницаемыми и непроницаемыми.
  • В соответствии с числом возможных устойчивых состояний. Чаще всего их два, но бывают и троичные, четверичные и прочие элементы.
  • По логическому составу, количеству и соотношению элементов И-НЕ и ИЛИ-НЕ.
  • Со сложной и простой логикой.

Все системы классификации триггеров взаимодействуют и дополняют друг друга. Например, двухступенчатый триггер может быть синхронным или асинхронным, иметь статическое или динамическое управление и так далее. Выделены также отдельные виды этих систем с разными названиями.

Типы устройств

Говоря о различиях триггеров, стоит рассмотреть их отдельные типы. Самый простой из них — это RS-триггер, на основе которого строятся все остальные разновидности этих устройств, потому именно с него нужно начинать знакомство «для чайников». Это асинхронный тип системы, который состоит из двух входов — S (от английского set — установить) и R (соответственно, reset — сбросить). Он может работать как на основе логических систем И-НЕ, так и на ИЛИ-НЕ. В первом случае входы будут прямыми, во втором — инверсными.

Подача активного сигнала на элемент S приведёт РС триггер в состояние логической единицы, а на R — сбросит его до нуля. Если их подать одновременно, результат зависит от реализации схемы, а когда убрать, то он будет определён случайным образом.

Из-за низкой устойчивости к помехам такой тип устройства редко применяют в электронике и микросхемах. Чаще всего его используют для устранения так называемого дребезга контактов — многократных хаотичных замыканий и размыканий, вызванных упругостью используемых для них материалов и происходящих после их подключения.

Система типа RS является асинхронной. Если возникает необходимость сохранить поступаемую на неё информацию, к устройству подключают отдельно составленную систему управления, которая будет переводить его в режимы хранения и записи.

Вторым типом является D триггер (по некоторым данным, название происходит от английского слова delay — задержка, по другим — от data — данные). В его составе должны присутствовать минимум два элемента: D-вход для получения информации и C — для синхронизации. Такие системы бывают статичными и динамичными. Первые записывают данные всё время, при котором уровень сигнала на C соответствует единице, вторые — только тогда, когда происходит перепад напряжения.

Вход на схеме D триггера изображается в виде треугольника. Когда его вершина направлена на микросхему, то его ввод прямой, а если наоборот — инверсный.

Информация на выходах в этом типе системы задерживается по сравнению с входной на один такт. Поскольку она остаётся неизменной до активации очередной команды синхронизации, устройство как бы помнит её, что и позволяет ему выполнять свои основные функции. Главная из них — это создание регистров сдвига и хранения для управления записью информации. Это очень важные элементы, без которых невозможно создать даже простейший микропроцессор.

Из-за того, что все изменения на входе D системы точно повторяются на её выходе, иногда возможны ложные срабатывания контролируемых ею устройств. Чтобы избежать этого, необходимо создать двухступенчатый триггер. Его первая ступень записывает информацию, но во вторую она не попадает до поступления сигнала перезаписи. Затем, после получения команды, первая ступень переходит в режим хранения, а вторая переписывает с неё данные, что помогает избежать состояния их «прозрачности».

Двухступенчатые триггеры обозначают как TT. Они могут управляться как статически, так и динамически.

T триггер (от слова «toggle», которое значит «переключатель») ещё называют счётчиковым, так как это простейший вариант счётчика до двух. Состоит из входа T и выхода C. Синхронные системы такого типа переключаются по каждому тактовому импульсу на выводе, в то время как работа асинхронного зависит от состояния ввода. Когда оно соответствует единице, при получении импульса на выходе триггер меняет своё значение на противоположное, а если равно нулю, то никакой реакции не происходит.

Построить такую асинхронную систему можно на основе JK или двухстепенного D-триггера. Её в основном применяют для деления частоты вдвое.

Последний из используемых наиболее часто видов — JK триггер. По принципу работы он почти идентичен RS. Его единственное отличие в том, что система типа JK меняет своё состояние на противоположное при подаче единицы на оба входа. Это помогает избежать возникающих иногда неопределённостей.

JK иногда называют универсальным триггером. У этого есть две причины. Первая — широкий спектр применения подобных элементов. Второе — тот факт, что из него можно легко получить любой другой тип системы, если это зачем-то понадобится.

Практическое использование

Чаще всего триггер используется для генерации сигнала, длительность которого соответствует продолжительности процесса в системе, которую он контролирует. Он может как непосредственно разрешать его начало и конец, так и передавать другим элементам информацию о том, что процесс запустился. Таким образом достигается контроль системы, далее нужно только позаботиться о разрешении ситуации неопределённости.

Вторая важная функция триггера — синхронизация процессов. Это помогает избавиться от лишних и случайных импульсов, возникающих, например, когда несколько входных сигналов изменились в течение очень короткого промежутка времени. Кроме того, с помощью триггеров можно «пропустить» в систему только полные по длительности импульсы или задержать поступающую информацию.

Реализация триггеров и их применение на практике происходит в различных устройствах для запоминания и хранения памяти. Именно этот элемент представляет собой базовую ячейку ОЗУ, способную хранить 1 бит информации в статическом состоянии. Кроме того, его используют для следующих целей:

  • в качестве компонентов для создания микросхем различного назначения;
  • как организатор вычислительных систем;
  • в регистрах сдвига и хранения;
  • для изготовления полупроводниковых систем, например, транзисторов и реле.

Триггер является не только базовым элементом электроники, но и простейшим кибернетическим устройством, способным выполнять свою логическую функцию, одновременно поддерживая обратную связь. Таким образом, он используется для создания множества механизмов, целью или условием работы которых является возможность запоминания, хранения, передачи и преобразования информации. Найти триггер можно в любом приборе, начиная от систем переключения питания и заканчивая элементами цифровой микроэлектроники.

Создание запчастей для компьютеров, мобильных телефонов, роботов, управляющих панелей, транспорта и многих других приборов невозможно без использования триггеров. Применяют их и для изготовления простых схем на основе электромагнитного реле — такие конструкции всё ещё используются благодаря своей простоте и высокой защите от помех, несмотря на высокое потребление энергии.

Что такое RS Flip Flop? Логический элемент NAND и NOR RS Flip Flop & Truth Table

Флип-флоп — это бистабильное устройство. Существует три класса триггеров, которые известны как защелки, триггеры с импульсным запуском, триггеры с запуском по фронту. В этом наборе слово означает, что выход схемы равен 1, а слово сброс означает, что выход равен 0.

Существует два типа триггеров: один — это RS-триггер и JK-триггер. В этой статье подробно описывается RS Flip Flop.

В комплекте:

RS-триггер считается одной из самых основных схем последовательной логики. Flip Flop — это бистабильное устройство с однобитной памятью.

Он имеет два входа, один называется «SET», который устанавливает устройство (выход = 1) и помечен буквой S, а другой известен как «RESET», который сбрасывает устройство (выход = 0), помеченный как R. RS означает SET / RESET.

Триггер сбрасывается обратно в исходное состояние с помощью входа RESET, а выходом является Q, который будет либо на логическом уровне «1», либо на логическом «0».Это зависит от состояния установки / сброса триггера. Слово «триггер» означает, что он может быть «ПЕРЕВЕРНУТ» в одно логическое состояние или «ПЕРЕВЕРНУТ» обратно в другое.

Базовая схема RS-триггера логического элемента И-НЕ используется для хранения данных и, таким образом, обеспечивает обратную связь с обоих выходов обратно на входы. RS-триггер фактически имеет три входа: SET, RESET и токовый выход Q, относящийся к его текущему состоянию.

Обозначение RS Flip-Flop показано ниже:

Флип-флоп NAND Gate RS

Пара перекрестно связанных логических элементов NAND из 2 блоков — это самый простой способ сделать любой базовый однобитовый RS-триггер с установкой / сбросом.Он образует бистабильную установку / сброс или активную защелку логического элемента LOW RS NAND. Обратная связь подается с каждого выхода на один из других входов логического элемента И-НЕ.

Устройство состоит из двух входов; один известен как SET (S), а другой — как RESET (R).

Два выхода — это столбцы Q и Q, как показано на рисунке ниже:

Установленное состояние

С учетом приведенной выше схемы. Если вход R находится на логическом уровне «0» (R = 0), а вход S — на логической «1» (S = 1), элемент И-НЕ Y имеет, по крайней мере, один из своих входов на логическом «0». ».Следовательно, его выход Q должен иметь логический уровень «1» (принципы логического элемента И-НЕ). Выход (Q) возвращается на вход «A». Оба входа вентилей И-НЕ X находятся на логической «1», и, следовательно, его выход Q должен быть на логическом уровне «0».

Вход сброса R меняет свое состояние и переходит в ВЫСОКИЙ уровень до логической «1» с константой S, равной логической «1». Вход Y логического элемента И-НЕ теперь (R = 1) и (B = 0). Выход на Q остается на ВЫСОКОМ уровне или на логическом уровне «1», поскольку один из его входов все еще находится на логическом уровне «0».

В результате нет изменений в состоянии.Следовательно, триггерная схема называется «ЗАБЛОКИРОВАННОЙ» или «УСТАНОВЛЕННОЙ» с Q = 1 и = 0.

Состояние сброса

В этом втором стабильном состоянии Q находится на логическом уровне «0», а его обратный выход Q — на логическом уровне «1». И задается формулами (R = 1) и (S = 0). Поскольку вентиль X имеет один из своих входов на логическом «0», его выход Q должен быть равным логическому уровню «1». (По принципу NAND gate). Выход Q подается на вход B, поэтому оба входа логического элемента И-НЕ Y имеют логическую «1». Следовательно, Q = 0.

Если установленный вход S теперь меняет состояние на логическую «1», а вход R остается на логической «1», выход Q по-прежнему остается НИЗКИМ на логическом уровне «0». И нет никаких изменений в состоянии.

Следовательно, состояние «СБРОС» триггерных схем было зафиксировано.

Таблица истинности Set / Reset приведена ниже:

Состояние S R Q Ǭ Описание
НАБОР 1 0 1 0 Набор Q >> 1
1 1 1 0 Без изменений
СБРОС 0 1 0 1 Сброс Q >> 0
1 1 0 1 Без изменений
НЕДЕЙСТВИТЕЛЬНО 0 0 0 1 Память с Q = 0
0 0 1 0 Память с Q = 1

Из таблицы истинности ясно, что когда оба входа S = 1 и R = 1, выходы Q и Ǭ могут быть на логическом уровне «1» или «0» в зависимости от состояния входов. .

Когда состояние входа R = 0 и S = ​​0 является недопустимым условием, и его следует избегать, потому что это даст оба выхода Q и Ǭ на логическом уровне «1» одновременно, и необходимое условие состоит в том, чтобы Q было инверсным. из Ǭ.

Триггер переходит в нестабильное состояние, поскольку оба выхода переходят в НИЗКИЙ. Это нестабильное состояние возникает, когда вход LOW переключается на HIGH. Триггер переключается в то или иное состояние, и любой из выходов триггера переключается быстрее, чем другой.Это нестабильное состояние известно как метастабильное состояние.

Бистабильный триггер RS активируется или устанавливается на логическую «1», применяемую к его входу S, и деактивируется или сбрасывается логической «1», примененной к R. Говорят, что триггер RS находится в недопустимом состоянии, если оба входы установки и сброса активируются одновременно.

Вьетнамки NOR Gate RS

Принципиальная схема триггера с вентилем ИЛИ-НЕ показана на рисунке ниже:

Простые однобитовые RS-триггеры изготавливаются с использованием двух перекрестно связанных вентилей ИЛИ-НЕ, соединенных в одной конфигурации.Схема будет работать аналогично схеме затвора NAND.

Таблица истинности RS-триггера логического элемента ИЛИ-НЕ показана ниже:

S R Q Ǭ
0 0 Без изменений Без изменений
0 1 0 1
1 0 1 0
1 1 0 0

Входы активны ВЫСОКОЕ, и недопустимое состояние существует, когда оба его входа находятся на логическом уровне «1».

RS Вьетнамки | Примечания по электронике

— две логические или цифровые схемы для триггера RS, одна использует вентили NAND, а другая RS триггер использует вентили NOR


Логический / цифровой дизайн Включает:
Типы логических вентилей
Таблица логической истинности
Как преобразовать вентили NAND / NOR с помощью инверторов
RS Вьетнамки
RS-триггер с синхронизацией по фронту
Программируемый инвертор
Делитель частоты типа D


Триггеры RS находят применение во многих приложениях в логических или цифровых электронных схемах.Они обеспечивают простую функцию переключения, при которой импульс на одной входной линии триггера переводит схему в одно состояние. Дальнейшие импульсы на этой линии не действуют до тех пор, пока триггер R-S не будет сброшен. Это достигается импульсом на другой входной линии. Таким образом, триггер R S переключается между двумя состояниями импульсами на разных линиях.

Хотя доступны микросхемы с функциями R-S, часто проще создать триггер R-S из запасных вентилей, которые могут быть уже доступны на плате, или на макетной плате, используя микросхему, которая может быть под рукой.Для создания триггера R S требуется либо два логических элемента NAND, либо два логических элемента NOR.

Изготовлен с использованием двух вентилей NAND и активного триггера с низким R S. Другими словами, триггер активизируется низкими импульсами. Как видно из схемы ниже, используются две входящие линии, по одной на каждый вентиль. Другие входы для каждого логического элемента И-НЕ берутся с выхода другого логического элемента И-НЕ.

Из диаграммы формы сигнала видно, что импульс низкого уровня на входе A триггера заставляет выходы изменяться: C на высокий, а D на низкий.Затем низкий импульс на входе B изменяет состояние: C становится низким, а D — высоким.

Триггер R S с использованием двух вентилей NAND

Схема для версии схемы ИЛИ-НЕ очень похожа и выполняет ту же основную функцию. Однако при использовании версии триггера R S с логическим вентилем ИЛИ-ИЛИ схема является вариантом с активным высоким уровнем. Другими словами, входные сигналы должны быть высокими, чтобы произвести изменение на выходе. Это может определить выбор используемой интегральной схемы.Хотя версия затвора И-НЕ, вероятно, более широко используется, есть много случаев, когда схема затвора ИЛИ-НЕ имеет значение.

Триггер R S с двумя воротами NOR

Эти схемы широко используются во многих приложениях для электронных логических схем. Они также содержатся во многих интегральных схемах, где они являются основным строительным блоком. Таким образом, триггер R S является чрезвычайно популярной схемой.

Одно из полезных применений простого триггера R S — это схема устранения дребезга переключателя.Когда какой-либо механический переключатель замыкает или размыкает контакт, соединение будет замыкаться и разрываться несколько раз, прежде чем будет выполнено или разорвано полное соединение. Хотя для многих приложений это может не быть проблемой, это когда коммутатор взаимодействует с логической схемой. Здесь серия импульсов проходит в схему, каждый из которых улавливается и формирует импульс. В зависимости от схемы это может проявляться в виде серии импульсов и ложного срабатывания схемы раньше времени.

Триггер R S используется в качестве схемы устранения дребезга.

Эту проблему можно решить с помощью простого триггера RS.При подключении переключателя, как показано ниже, триггер изменится при первых признаках установления контакта. Дальнейшие импульсы не изменят выходной сигнал схемы. Только когда переключатель будет переведен в другое положение, схема вернется в другое состояние. Таким образом, простая схема с двумя затворами может избавить от проблем, связанных с устранением дребезга переключателя другими способами.

Дополнительные темы по цифровой логике и встраиваемым системам:
Программирование ПЛИС
Встроенные системы
Как работает компьютер

Основы проектирования логических схем
Рекомендации по проектированию логики / схем

Вернуться в меню Цифра / Логика / Обработка.. .

Flip Flops, R-S, J-K, D, T, Master Slave

Цифровому компьютеру нужны устройства, которые могут хранить информацию. Триггер — это двоичное запоминающее устройство. Он может хранить двоичный бит 0 или 1. Он имеет два стабильных состояния HIGH и LOW, то есть 1 и 0. Он имеет свойство оставаться в одном состоянии неопределенно долго, пока входной сигнал не направит его на переключение в другое состояние. Его еще называют бистабильным мультивибратором.

Базовая форма триггера — хранить данные.Их можно использовать для записи или того, какое значение переменной (входное, выходное или промежуточное). Триггеры также используются для осуществления контроля над функциональностью цифровой схемы, то есть изменения работы схемы в зависимости от состояния одного или нескольких триггеров. Эти устройства в основном используются в ситуациях, когда требуется одно или несколько из этих трех.

Операции, хранение и последовательность.

Вьетнамки с защелкой

Триггер R-S (Reset Set) — самый простой из всех и наиболее легкий для понимания.По сути, это устройство, которое имеет два выхода, один из которых является инверсным или дополнительным по отношению к другому, и два входа. Импульс на одном из входов для перехода в определенное логическое состояние. Выходы будут оставаться в этом состоянии до тех пор, пока аналогичный импульс не будет подан на другой вход. Эти два входа называются входами Set и Reset (иногда называемыми входами предварительной настройки и сброса).

Такой триггер может быть создан просто путем перекрестного соединения двух инвертирующих вентилей. Можно использовать вентиль И-НЕ или ИЛИ-ИЛИ. Рисунок 1 (a) показывает RS-триггер с вентилем И-НЕ, а Рисунок 1 (b) показывает ту же схему с вентилем ИЛИ-НЕ.

Рисунок 1: Триггер R-S с защелкой, использующий вентили И-НЕ и ИЛИ-ИЛИ

Чтобы описать схему на Рисунке 1 (а), предположим, что изначально оба R и S находятся в состоянии логической 1, а этот выход находится в состоянии логического 0.

Теперь, если Q = 0 и R = 1, то это состояния входов элемента B, поэтому выходы элемента B находятся на 1 (что делает его инверсией Q, т.е. 0). Выход элемента B подключен к входу элемента A, поэтому, если S = ​​1, оба входа элемента A находятся в состоянии логической 1. Это означает, что выход вентиля A должен быть 0 (как было изначально указано).Другими словами, состояние 0 в Q постоянно отключает вентиль B, так что любое изменение в R не имеет никакого эффекта. Кроме того, состояние 1 в постоянно активирует вентиль A, так что любое изменение S будет передаваться через Q. Вышеупомянутые условия составляют одно из стабильных состояний устройства, называемое состоянием сброса, поскольку Q = 0.

Теперь предположим, что триггер RS в состоянии сброса, вход S переходит в 0. Выход элемента A, то есть Q, переходит в 1, а при Q = 1 и R = 1 выход элементов B () будет идти. на 0, теперь 0 ворота A отключены, Q остается равным 1.Следовательно, когда S возвращается в состояние 1, это не влияет на триггер, тогда как изменение R вызывает изменение выходного сигнала логического элемента B. Вышеупомянутые условия составляют другое стабильное состояние устройства, называемое состоянием Set, поскольку Q = 1. Обратите внимание, что изменение состояния S с 1 на 0 привело к тому, что триггер перешел из состояния Reset в состояние Set.

Есть еще одно условие ввода, которое еще не было рассмотрено. Это когда оба входа R и S переводятся в логическое состояние 0.Когда это произойдет, оба Q и будут принудительно установлены в 1 и будут оставаться до тех пор, пока R и S сохраняются в 0. Однако, когда оба входа возвращаются в 1, невозможно узнать, будет ли триггер зафиксирован в состоянии сброса. или состояние Set. Условие называется неопределенным из-за этого неопределенного состояния. При использовании R-S-триггера необходимо проявлять большую осторожность, чтобы гарантировать, что оба входа не получают команды одновременно.

Таблица 1: Таблица истинности для триггера NAND R-S
Начальные условия Входы (импульсные) Окончательный результат
Q S R Q
1 0 0 неопределенный
1 0 1 1 0
1 1 0 0 1
1 1 1 1 0
0 0 0 неопределенный
0 0 1 1 0
0 1 0 0 1
0 1 1 0 1

или более просто показано в таблице 2

Таблица 2: Таблица истинности простого триггера NAND R-S
S R К
0 0 неопределенный
0 1 Комплект (1)
1 0 Сброс (0)
1 1 Без изменений

Когда используется вентиль ИЛИ-НЕ, входы R и S транспонируются по сравнению с версией NAND.Также стабильное состояние, когда оба R и S равны 0. Изменение состояния осуществляется путем переключения соответствующего входа в состояние 1. Неопределенное состояние теперь — это когда оба R и S одновременно находятся на логической 1. Таблица 3 показывает эту операцию.

Таблица 3: Таблица истинности триггеров NOR Gate R-S
S R К
0 0 Без изменений
0 1 Сброс (0)
1 0 Комплект (1)
1 1 Неопределенный

RS-триггер с тактовой частотой

Триггер с защелкой RS требует прямого ввода, но не требует часов.Очень полезно добавлять часы, чтобы точно контролировать время, в которое триггер изменяет состояние своего выхода.

В синхронизированном триггере R-S соответствующие уровни, подаваемые на их входы, блокируются до получения импульса от другого источника, называемого тактовым сигналом. Триггер меняет состояние только при подаче тактового импульса в зависимости от входов. Базовая схема показана на рисунке 2. Эта схема образована добавлением двух логических элементов И на входах триггера R-S. Помимо управляющих входов Set (S) и Reset (R), есть также вход часов (C).

Рисунок 2: Clocked RS Flip Flop

Таблица 4: Таблица истинности для Clocked R-S триггера
Начальные условия Входы (импульсные) Окончательный результат Комментарий
Q S R Q (т + 1) Без изменений
0 0 0 0 Без изменений
0 0 1 0 прозрачный Q
0 1 0 1 Набор Q
0 1 1 ??? неопределенный
1 0 0 1 Без изменений
1 0 1 0 прозрачный Q
1 1 0 1 Набор Q
1 1 1 ??? неопределенный

Таблица возбуждения для триггера R-S очень просто выводится, как показано ниже

Таблица 5: Таблица возбуждения для R-S Flip Flop
S R К
0 0 Без изменений
0 1 Сброс (0)
1 0 Комплект (1)
1 1 Неопределенный

D Флип-флоп

Тип D (триггер данных или задержки) имеет один вход данных в дополнение к входу часов, как показано на рисунке 3.

Рисунок 3: D-триггер

По сути, такой тип триггера представляет собой модификацию синхронизируемых RS-триггеров из базового триггера-защелки, а элементы NOR модифицируют его в тактовый RS-триггер. Вход D идет напрямую на вход S, а его дополнение через вентиль НЕ применяется ко входу R.

Этот вид триггера предотвращает достижение значения D на выходе до тех пор, пока не появится тактовый импульс. Действие схемы прямолинейно и выглядит следующим образом.

Когда тактовый сигнал низкий, оба логических элемента И отключены, поэтому D может изменять значения, не влияя на значение Q.С другой стороны, когда часы высоки, оба логических элемента И включены. В этом случае Q принудительно равняется D, когда часы снова становятся низкими, Q сохраняет или сохраняет последнее значение D. Таблица истинности для такого триггера приведена ниже в таблице 6.

Таблица 6: Таблица истинности для D-триггера
S R Q (т + 1)
0 0 0
0 1 1
1 0 0
1 1 1

Таблица возбуждения для D-триггера очень просто выводится, как показано ниже.

Таблица 7: Таблица возбуждения для D-триггера
S К
0 0
1 1

JK Вьетнамки

Один из самых полезных и универсальных триггеров — это триггеры JK. Уникальные особенности триггеров JK:

  1. Если оба входа J и K равны 1 и применяется тактовый импульс, то выход изменит состояние независимо от своего предыдущего состояния.
  2. Если оба входа J и K установлены на 0 и применяется тактовый импульс, выход не будет изменен. В работе триггера JK нет неопределенного условия, т.е. у него нет неоднозначного состояния. Принципиальная схема триггера JK показана на рисунке 4.

Рисунок 4: JK Flip Flop

Когда J = 0 и K = 0

Эти входы J и K отключают вентили И-НЕ, поэтому тактовый импульс не влияет на триггер. Другими словами, Q возвращает последнее значение.

Когда J = 0 и K = 1,

Верхний вентиль И-НЕ отключен, нижний вентиль И-НЕ включен, если Q равен 1, поэтому триггер будет сброшен (Q = 0, = 1), если он еще не находится в этом состоянии.

Когда J = 1 и K = 0

Нижний вентиль И-НЕ отключен, а верхний вентиль И-НЕ включен, если он равен 1. В результате мы сможем установить триггер (Q = 1, = 0), если он еще не установлен

Когда J = 1 и K = 1

Если Q = 0, нижний логический элемент И-НЕ отключен, верхний вентиль И-НЕ включен. Это установит триггер, и, следовательно, Q будет равно 1. С другой стороны, если Q = 1, нижний логический элемент И-НЕ будет включен, и триггер будет сброшен, и, следовательно, Q будет равно 0. Другими словами, когда J и K равны оба являются высокими, тактовые импульсы вызывают переключение триггера JK.Таблица истинности для триггера JK приведена в таблице 8.

Таблица 8: Таблица истинности для триггера JK
Начальные условия Входы (импульсные) Окончательный результат
Q S R Q (т + 1)
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

Таблица возбуждения для JK-триггера очень просто выводится, как указано в таблице 9.

Таблица 9: Таблица возбуждения для JK Flip Flop
S R К
0 0 Без изменений
0 1 0
1 0 1
1 1 Переключить

T Вьетнамки

Метод предотвращения неопределенного состояния, обнаруживаемого при работе триггера RS, состоит в том, чтобы обеспечить только один вход (вход T), например, триггер действует как тумблер.Переключить означает перейти на предыдущий этап, т.е. переключиться в противоположное состояние. Он может быть построен из синхронизированного RS-триггера с обратной связью от выхода ко входу, как показано на рисунке 5.

Рисунок 5: T-триггер

Такой триггер также называется переключаемым триггером. В таком триггере последовательность чрезвычайно узких триггеров управляет входом T каждый раз, когда один из этих триггеров переключает стадию на выходе триггера. Например, Q перед срабатыванием триггера равно 0. Тогда верхний вентиль И включен, а нижний вентиль И отключен.Когда срабатывает триггер, это приводит к высокому уровню S на входе.

Это устанавливает выход Q на 1. Когда следующий триггер появляется в точке T, активируется нижний логический элемент И и триггер проходит на вход R, что приводит к сбросу триггера.

Поскольку каждый входящий триггер попеременно изменяется на входы установки и сброса, триггер переключается. Для создания одного цикла выходного сигнала требуется два триггера. Это означает, что выходной сигнал имеет половину частоты входного сигнала, иначе говоря, T-триггер делит входную частоту на два.Таким образом, такую ​​схему также называют схемой деления на два.

Недостатком триггера является то, что состояние триггера после подачи триггерного импульса известно только в том случае, если известно предыдущее состояние. Таблица истинности для T-триггера приведена в таблице 7.

Таблица 7: Таблица истинности для T-триггера
Q n Т Q + 1
0 0 0
0 1 1
1 0 1
1 1 0

Таблица возбуждения для T-триггера очень просто выводится, как показано в таблице 8.

Таблица 8: Таблица возбуждения для T-триггера
т К
0 Q n
1 n

Обычно микросхемы T-триггера недоступны. Его можно построить с помощью триггера JK, RS или D. На рисунке 6 показано соотношение T-триггера с использованием JK-триггера.

Рисунок 7: Триггер JK&D, подключенный как T-триггер

Триггер D-типа может быть изменен путем внешнего подключения как каскад T-типа, как показано на рисунке 7.Поскольку Q-логика используется в качестве D-входа, каждый тактовый импульс передается в каскад, противоположный выходу Q. Таким образом, каскад, имеющий Q — 0 транзисторов = 1, обеспечивает переключающее действие, если бы каскад имел Q = 1, тактовый импульс привел бы к передаче Q = 0, снова обеспечивая переключающее действие. Таким образом, триггер D-типа, подключенный, как показано на рисунке 6, будет работать как каскад T-типа, дополняя каждый тактовый импульс.

Шлепанцы Master Slave

На рисунке 8 показана принципиальная схема главного слэйва J-K триггера

.
Рисунок 8: Главный-подчиненный JK-триггер

Рисунок 8: Главный-подчиненный JK-триггер

Главный-подчиненный триггер содержит два синхронизированных триггера.Первый называется ведущим, а второй ведомым. Когда часы высоки, мастер активен. Выход мастера устанавливается или сбрасывается в соответствии с состоянием входа. Поскольку ведомое устройство в течение этого периода является информативным, его выход остается в предыдущем состоянии. Когда тактовая частота становится низкой, выходной сигнал ведомого триггера изменяется, потому что он становится активным в течение низкого периода тактовой частоты. Конечным выходом триггера «ведущий-ведомый» является выход ведомого триггера. Таким образом, выход триггера ведущего ведомого доступен в конце тактового импульса.


Вьетнамки | Таблица истинности и различные типы

Триггер — это электронная схема с двумя стабильными состояниями, которая может использоваться для хранения двоичных данных. Сохраненные данные можно изменить, применяя различные входы. Триггеры и защелки являются фундаментальными строительными блоками систем цифровой электроники, используемых в компьютерах, средствах связи и многих других типах систем. В качестве элементов хранения данных используются триггеры и защелки. Это основной элемент хранения в последовательной логике. Но сначала давайте проясним разницу между защелкой и шлепанцем.

Флип-флоп с защелкой

Основное различие между защелкой и триггером — это стробирующий или синхронизирующий механизм.

Полное сравнение защелок Flip Flop v / s читайте здесь

Например, поговорим о защелках SR и триггерах SR. В этой схеме, когда вы устанавливаете S как активный, выход Q будет высоким, а Q ’будет низким. Это независимо ни от чего. (Это цепь с активным низким уровнем, поэтому активный здесь означает низкий уровень, но для цепи с активным высоким уровнем активный означает высокий уровень)

Защелка SR

Триггер, с другой стороны, является синхронным и также известен как защелка SR с синхронизацией или синхронизацией.

SR Flip-Flop

На этой принципиальной схеме выход изменяется (т. Е. Изменяются сохраненные данные) только тогда, когда вы подаете активный тактовый сигнал. В противном случае, даже если S или R активны, данные не изменятся. Давайте посмотрим на типы шлепанцев, чтобы лучше понять.

SR Вьетнамки

Существует четыре основных типа шлепанцев, наиболее распространенным из которых является SR-триггер. Эта простая схема триггера имеет вход установки (S) и вход сброса (R). В этой схеме, когда вы устанавливаете «S» как активный, выход «Q» будет высоким, а «Q‘ ‘» будет низким.После того, как выходы установлены, подключение схемы сохраняется до тех пор, пока «S» или «R» не станут высокими, или пока не будет отключено питание. Как показано выше, он самый простой и легкий для понимания. Два выхода, как показано выше, противоположны друг другу. Таблица истинности SR Flip Flop выделена ниже.

S R Q Q ’
0 0 0 1
0 1 0 1
1 0 1 0
1 1

JK Вьетнамки

Из-за неопределенного состояния в триггере SR требуется другой триггер в электронике.Триггер JK является усовершенствованием триггера SR, где S = R = 1 не является проблемой.

JK Flip-Flop

Условие входа J = K = 1 дает выход, инвертирующий состояние выхода. Однако при практическом тестировании схемы выходы такие же.

Проще говоря, если входные данные J и K различаются (т.е. высокий и низкий), то выход Q принимает значение J на ​​следующем фронте тактового сигнала. Если J и K оба низкие, то никаких изменений не происходит. Если J и K оба имеют высокий уровень на фронте тактового сигнала, выход будет переключаться из одного состояния в другое.JK Flip Flop может работать как триггер установки или сброса

Дж К Q Q ’
0 0 0 0
0 1 0 0
1 0 0 1
1 1 0 1
0 0 1 1
0 1 1 0
1 0 1 1
1 1 1 0

D Флип-флоп

D-триггер — лучшая альтернатива, очень популярная в цифровой электронике.Они обычно используются для счетчиков, регистров сдвига и синхронизации входов.

D-триггер

В D-триггере выход может быть изменен только на фронте тактового сигнала, и если вход изменяется в другое время, выход не будет затронут.

Часы D Q Q ’
↓ »0 0 0 1
↑ »1 0 0 1
↓ »0 1 0 1
↑ »1 1 1 0

Изменение состояния выхода зависит от нарастающего фронта тактового сигнала.Выход (Q) такой же, как и вход, и может изменяться только по нарастающему фронту тактового сигнала.

T Вьетнамки

T-триггер похож на JK-триггер. По сути, это версия JK-триггера с одним входом. Эта модифицированная форма триггера JK получается путем соединения обоих входов J и K. Этот триггер имеет только один вход вместе с входом часов.

Эти триггеры называются T триггерами из-за их способности дополнять свое состояние (т.д.) Toggle, отсюда и название Toggle flip-flop.

т Q Q (т + 1)
0 0 0
1 0 1
0 1 1
1 1 0

Применение шлепанцев

Это различные типы триггеров, используемых в цифровых электронных схемах, и области применения триггеров указаны ниже.

  • Счетчики
  • Делители частоты
  • Регистры сдвига
  • Регистры хранения

Эта статья была впервые опубликована 17 августа 2017 г. и обновлена ​​20 января 2020 г.

SR Вьетнамки

  • Изучив этот раздел, вы сможете:
  • Опишите схемы триггеров SR и банку:
  • • Опишите типичные применения триггеров SR.
  • • Распознавайте стандартные символы схем для триггеров SR.
  • • Распознавайте триггерные интегральные схемы SR.
  • • Составьте таблицы истинности для триггеров SR.
  • • Постройте временные диаграммы для объяснения работы триггеров SR.
  • Узнайте об альтернативных формах шлепанцев SR.
  • • Триггер Clocked SR.
  • • Защелка RS.
  • Используйте программное обеспечение для моделирования триггеров SR.

Типичные области применения триггеров SR.

Базовым строительным блоком, который делает возможной компьютерную память, а также используется во многих последовательных логических схемах, является триггер или бистабильная схема. Всего два взаимосвязанных логических элемента составляют базовую форму этой схемы, выход которой имеет два стабильных состояния выхода. Когда схема запускается в одно из этих состояний подходящим входным импульсом, она «запоминает» это состояние до тех пор, пока оно не будет изменено дальнейшим входным импульсом или пока не будет отключено питание.По этой причине схему можно также назвать бистабильной защелкой.

SR-триггер можно рассматривать как 1-битную память, поскольку он сохраняет входной импульс даже после его прохождения. Триггеры (или двухсторонние) различных типов могут быть сделаны из логических вентилей, и, как и в случае с другими комбинациями логических вентилей, вентили И-НЕ и ИЛИ-ИЛИ являются наиболее универсальными, причем И-НЕ используется наиболее широко. Это связано с тем, что он не только универсален, то есть может имитировать любую из других стандартных логических функций, но и дешевле в изготовлении.Другими, более широко используемыми типами триггеров являются JK, тип D и тип T, которые являются развитием триггеров SR и будут изучены в модулях 5.3 и 5.4.

Рис. 5.2.1 Рис. 5.2.1 SR Flip-flop (активирован низкий уровень)

Триггер SR.

Триггер SR (Set-Reset) является одной из простейших последовательных схем и состоит из двух вентилей, соединенных, как показано на рис. 5.2.1. Обратите внимание, что выход каждого элемента подключен к одному из входов другого элемента, создавая форму положительной обратной связи или «перекрестной связи».

Схема имеет два активных входа с низким уровнем, обозначенных S и R, «НЕ» обозначается полосой над буквой, а также два выхода, Q и Q. Таблица 5.2.1 показывает, что происходит с выходами Q и Q, когда логический 0 применяется к входам S или R.

Таблица истинности SR-триггера (Таблица 5.2.1)

  1. Выход Q устанавливается на логическую 1 путем подачи логического 0 на вход S.
  2. Возврат входа S к логической 1 не имеет никакого эффекта. Импульс 0 (высокий-низкий-высокий) был «запомнен» Q.
  3. Q сбрасывается в 0 с помощью логического 0, подаваемого на вход R.
  4. Когда R возвращается к логической 1, 0 на Q «запоминается» Q.

Проблемы с SR Flip-flop

Однако есть некоторые проблемы с работой этой самой простой схемы триггеров. Для условий с 1 по 4 в Таблице 5.2.1 Q является обратным Q. Однако в строке 5 оба входа равны 0, что делает Q и Q = 1, и поскольку они больше не являются противоположными логическими состояниями, хотя это состояние возможно, в практических схемах это «не допускается».

В строке 6 оба входа имеют логическую единицу, а выходы показаны как «неопределенные», это означает, что, хотя Q и Q будут в противоположных логических состояниях, неизвестно, будет ли Q равным 1 или 0, однако обратите внимание, что в отсутствие каких-либо входных импульсов, оба входа обычно имеют логическую 1. Обычно это нормально, так как выходы будут в состоянии, запомненном с последнего входного импульса. Неопределенное или неопределенное логическое состояние возникает, только если входы изменяются с 0,0 на 1,1 вместе. Этого следует избегать при нормальной работе, но это может произойти при первом включении питания.Это может привести к неопределенным результатам, но триггер будет нормально работать после подачи входного импульса на любой из входов.

Таким образом, SR-триггер представляет собой простую 1-битную память. Если вход S переводится в логический 0, а затем обратно в логическую 1, любые последующие импульсы логического 0 в S не повлияют на выход.

Рис. 5.2.2 Switch Bounce

Переключатель отключения подпрыгивания

Тот факт, что повторяющиеся импульсы на входах S (или R) игнорируются после того, как начальный импульс установил или сбросил выход Q, делает SR Flip-flop полезным для устранения дребезга переключателя.

Когда любой движущийся объект сталкивается с неподвижным объектом, он имеет тенденцию отскакивать; контакты в переключателях не являются исключением из этого правила. Хотя контакты могут быть крошечными, а движение — небольшим, по мере того, как контакты замыкаются, они будут скорее отскакивать, чем закрываться, и оставаться закрытыми.

Рис. 5.2.3 Типичные шипы отскока переключателя

Это вызывает ряд очень быстрых включений и выключений на короткое время, пока контакты не перестанут дергаться в закрытом положении. Продолжительность подпрыгивания может быть очень короткой, как показано на рис.5.2.3, где несколько быстрых импульсов возникают в течение примерно 2 мс после первого включения переключателя (красная стрелка). Для многих приложений этот дребезг переключателя можно игнорировать, но в цифровых схемах повторяющиеся единицы и нули, возникающие после замыкания переключателя, будут распознаваться как дополнительные действия переключения.

Рис. 5.2.4 Цепь устранения дребезга триггерного переключателя SR

Цепь устранения дребезга переключателя

Триггер SR очень эффективен для устранения эффекта дребезга переключателя и Рис.2.4 иллюстрирует, как SR-триггер может быть использован для создания чистых импульсов с использованием SWI, который представляет собой переключающий переключатель «пауза перед включением». Когда SW1 подключает верхний контакт к 0 В, вход S переключается с логической 1 на логический 0, а R «подтягивается» к логической 1 с помощью R1.

Как только S будет на уровне логического 0 (в момент времени «a» на рис. 5.2.4), на выходе Q будет логическая 1, и любые последующие импульсы из-за дребезга переключателя будут игнорироваться.

Когда SW1 переключается на нижний контакт, будет короткое время (между моментами «b» и «c» на рис.5.2.4), когда ни S, ни R не подключены к 0 В. В течение этого времени S возвращается к логической 1, поэтому оба входа будут иметь логическую 1 до момента времени «c», когда SW1 соединит R с 0 В, а Q сбрасывается до логического 0, завершая выходной импульс. Использование переключателя «размыкание перед замыканием», а не переключателя «замыкание перед размыканием» важно, поскольку оно гарантирует, что в течение периода переключения (время «b» на время «c» на рис. 5.2.4) оба входа находятся в логическая 1, а не недопустимое состояние, когда оба входа будут логическими 0. Это гарантирует, что выходы Q и Q никогда не будут в одном и том же логическом состоянии.

Хотя во время переключения SW1 оба входа находятся на логической 1, это не приводит к неопределенному состоянию, описанному в таблице 5.2.1, поскольку один или другой вход всегда находится на логическом 0, прежде чем оба входа станут логическими 1.

Рис. 5.2.5 Защелка RS с высокой активацией

Защелка RS

Триггеры также могут рассматриваться как схемы с защелками, поскольку они запоминают или «фиксируют» изменение на своих входах. Обычная форма защелки RS показана на рис.5.2.5. В этой схеме входы S и R теперь стали входами S и R, что означает, что они теперь будут иметь «активный высокий уровень».

Они также поменялись местами, вход R теперь находится на вентиле, имеющем выход Q, а вход S — на вентиле Q. Эти изменения происходят из-за того, что схема использует логические элементы ИЛИ-НЕ вместо И-НЕ.

Таблица истинности защелки RS (Таблица 5.2.2)

  1. Q устанавливается в 1, когда вход S переходит в логическую 1.
  2. Это запоминается на Q после того, как на входе S возвращается логический 0.
  3. Q сбрасывается в 0, когда вход R переходит на логическую 1.
  4. Это запоминается на Q после того, как вход R возвращается к логическому 0.
  5. Если оба входа имеют логическую 1, Q совпадает с Q (недопустимое состояние).
  6. Состояние выходов не может быть гарантировано, если входы меняются с 1,1 на 0, 0 одновременно.

Временные диаграммы

Рис. 5.2.6 Временная диаграмма фиксации RS

Таблицы истинности не всегда являются лучшим методом для описания работы последовательной схемы, такой как триггер SR.Часто предпочтительны временные диаграммы, которые показывают, как логические состояния в различных точках цепи меняются со временем.

На рис. 5.2.6 показана временная диаграмма, описывающая действие базовой защелки RS для логических изменений в R и S. В момент времени (a) S переходит в высокий уровень и устанавливает Q, который остается высоким до момента (b), когда S становится низким. и R переходит в высокий уровень, сбрасывая Q. В течение периода (c) как S, так и R имеют высокий уровень, вызывая недопустимое состояние, когда оба выхода имеют высокий уровень. После периода (c) Q остается высоким до времени (d), когда R переходит в высокий уровень, сбрасывая Q.Период (e) — это еще один недопустимый период, в конце которого оба входа становятся низкими, вызывая неопределенное состояние выхода в периоде (f).

Триггер с синхронизацией SR

На рис. 5.2.7 показан полезный вариант базового триггера SR, синхронизированного триггера SR. Добавив два дополнительных логических элемента И-НЕ, можно управлять синхронизацией переключения выхода после изменения логических состояний в S и R путем подачи импульса логической единицы на вход тактового сигнала (CK). Обратите внимание, что входы теперь помечены как S и R, что означает, что входы теперь активированы по высокому уровню.Это связано с тем, что два дополнительных логических элемента И-НЕ отключены, пока на входе CK низкий уровень, поэтому выходы полностью изолированы от входов и, таким образом, сохраняют любое предыдущее логическое состояние, но когда на входе CK высокий уровень (во время тактового импульса), вход NAND ворота действуют как инверторы. Тогда, например, логическая 1, применяемая к S, становится логическим 0, подаваемым на вход S активной схемы второго каскада триггера SR.

Рис. 5.2.7 SR-триггер с синхронизацией с высокой активацией

Основным преимуществом входа CK является то, что выход этого триггера теперь может быть синхронизирован со многими другими схемами или устройствами, которые используют те же часы.Эта компоновка может использоваться для основной области памяти, например, путем применения различных логических состояний к диапазону из 8 триггеров, а затем применения тактового импульса к CK, чтобы заставить схему сохранять байт данных.

Базовая форма синхронизированного триггера SR, показанная на рис. 5.2.7, является примером триггера, запускаемого по уровню. Это означает, что выходы могут перейти в новое состояние только в то время, когда тактовый импульс находится на высоком уровне (логическая 1). Возможность изменять вход при высоком CK может быть проблемой для этой схемы, так как любые входные изменения, происходящие в течение периода высокого CK, также изменят выходы.Лучший метод запуска, который позволяет изменять выходы только в один момент времени, обеспечивается устройствами с запуском по фронту, доступными в триггерах типа D и JK.

SR ИС для триггеров

, состоящий всего из двух вентилей, триггеры SR с низким уровнем активации легко реализовать с использованием стандартных элементов NAND, но активные триггеры с низким SR (называемые триггерами SR) доступны в виде пакетов Quad в семействе LS TTL как 74LS279 от Texas Instruments.

Обозначения цепей для триггеров

Рис.5.2.8 Обозначения схемы SR Flip-flop

Вместо того, чтобы рисовать принципиальную схему для отдельных версий триггеров с затвором, обычно их рисуют в виде блоков. Некоторые часто используемые блочные версии триггеров SR и RS показаны на рис. 5.2.8.

Работа с таблицей истинности и объяснение

Термин «цифровой» в электронике означает создание, обработку или сохранение данных в виде двух состояний. Два состояния могут быть представлены как ВЫСОКИЙ или НИЗКИЙ, положительный или неположительный, установленный или сброшенный, что в конечном итоге является двоичным.Высокое значение равно 1, а низкое — 0, поэтому цифровая технология выражается в виде серии нулей и единиц. Например, 011010, в котором каждый термин представляет отдельное состояние. Таким образом, этот процесс фиксации в аппаратном обеспечении выполняется с использованием определенных компонентов, таких как защелка или триггер, мультиплексор, демультиплексор, кодеры, декодеры и т. Д., Все вместе называемые последовательными логическими схемами.

Итак, мы собираемся обсудить триггеры, также называемые защелками. Защелки также можно понимать как бистабильный мультивибратор как два стабильных состояния.Как правило, эти схемы защелки могут быть активными с высоким или низким активным уровнем, и они могут запускаться сигналами HIGH или LOW соответственно.

Распространенные типы шлепанцев:

  1. RS Триггер (RESET-SET)
  2. D Триггер (данные)
  3. JK Вьетнамки (Джек-Килби)
  4. T Триггер (тумблер)

Из вышеперечисленных типов только триггеры JK и D доступны в форме интегрированной ИС и также широко используются в большинстве приложений.

Здесь, в этой статье, мы обсудим SR Flip Flop и рассмотрим другие Flip Flop в следующих статьях.

SR Триггер:

Шлепанцы

SR использовались в обычных приложениях, таких как MP3-плееры, домашние кинотеатры, портативные аудио док-станции и т. Д. Но теперь вместо них используются триггеры JK и D из-за универсальности. Защелка SR может быть построена с затвором NAND или с затвором NOR. Любой из них будет дополнять друг друга входом и выходом. Здесь мы используем логические элементы NAND для демонстрации триггера SR.

Когда синхросигнал НИЗКИЙ, входы S и R никогда не будут влиять на выход.Чтобы входы стали активными, часы должны быть высокими. Таким образом, триггер SR представляет собой управляемую бистабильную защелку, в которой тактовый сигнал является управляющим сигналом. Опять же, это делится на триггер SR, запускаемый положительным фронтом, и триггер SR, запускаемый отрицательным фронтом. Таким образом, выход имеет два стабильных состояния, основанных на входах, которые обсуждались ниже.

Таблица истинности SR Flip-Flop:

Состояние CLK

ВХОД

ВЫХОД

Часы

S ’

R ’

квартал

Q ’

НИЗКИЙ

х

х

0

1

ВЫСОКИЙ

0

0

0

1

ВЫСОКИЙ

1

0

1

0

ВЫСОКИЙ

0

1

0

1

ВЫСОКИЙ

1

1

1

0

Размер памяти SR-триггера составляет один бит.S (Set) и R (Reset) являются входными состояниями для триггера SR. Q и Q ’представляют собой выходные состояния триггера. Согласно таблице, в зависимости от входов, выход меняет свое состояние. Но важно учитывать, что все это может происходить только при наличии тактового сигнала.

Мы создаем триггер SR с использованием логического элемента И-НЕ, который выглядит следующим образом:

Используемая микросхема — SN74HC00N (четырехканальный вентиль с положительной И-НЕ с 2 входами).Это 14-контактный корпус, который содержит 4 отдельных логических элемента NAND. Ниже представлена ​​схема контактов и соответствующее описание контактов.

Требуется компонентов:

  1. IC SN74HC00 (Quad NAND Gate) — 1 No.
  2. LM7805 — 1 No.
  3. Тактильный переключатель — 3
  4. аккумулятор 9В — 1 шт.
  5. светодиод (зеленый — 1; красный — 2)
  6. Резисторы (1 кОм — 2; 220 кОм -2)
  7. Макет
  8. Соединительные провода

Принципиальная схема и пояснение к триггеру

SR:

Здесь мы использовали IC SN74HC00N для демонстрации схемы SR Flip Flop, которая имеет четыре логических элемента NAND внутри.Источник питания IC был ограничен МАКСИМУМОМ 6 В, и данные доступны в таблице данных. Это показано на снимке ниже.

Следовательно, мы использовали регулятор LM7805, чтобы ограничить напряжение питания и напряжение на контактах максимумом 5 В.

Работа SR Flip Flop:

Две кнопки S (Установить) и R (Сброс) являются входными состояниями для триггера SR. Два светодиода Q и Q ’представляют собой выходные состояния триггера. Батарея 9 В действует как вход для регулятора напряжения LM7805.Следовательно, регулируемый выход 5 В используется в качестве напряжения постоянного тока и вывода на ИС. Таким образом, для разных входов на S ’и R’ соответствующий выход можно увидеть через светодиоды Q и Q ’.

Таблица истинности и соответствующие состояния различаются в зависимости от типа конструкции, которая может использовать вентили И-НЕ или ИЛИ-ИЛИ. Здесь это делается с помощью логических элементов NAND. Штифты S ’и R’ обычно опускаются. Следовательно, состояние входа по умолчанию будет S ’= 0, R’ = 0.

Ниже мы описали все четыре состояния SR-триггера с использованием схемы SR-триггера, выполненной на макетной плате.

Состояние 1: Часы — ВЫСОКИЙ; S ’- 0; R ’- 0; Q — 0; Q ’- 0

Для входов состояния 1 светится КРАСНЫЙ светодиод, указывающий, что Q ’ВЫСОКИЙ, а ЗЕЛЕНЫЙ светодиод показывает, что Q имеет низкий уровень.

Состояние 2: Часы — ВЫСОКИЙ; S ’- 1; R ’- 0; Q — 1; Q ’- 0

Для входов Состояния 2 горит ЗЕЛЕНЫЙ светодиод, указывающий, что Q имеет ВЫСОКИЙ уровень, а КРАСНЫЙ светодиод показывает, что Q ’НИЗКИЙ.

Состояние 3: Часы — ВЫСОКИЙ; S ’- 0; R ’- 1; Q — 0; Q ’- 1

Для входов Состояния 3 светится КРАСНЫЙ светодиод, указывающий, что Q ’ВЫСОКИЙ, а ЗЕЛЕНЫЙ светодиод показывает, что Q является НИЗКИМ.

Состояние 4: Часы — ВЫСОКИЙ; S ’- 1; R ’- 1; Q — 1; Q ’- 1

Для входов «Состояние 4» светятся КРАСНЫЙ и ЗЕЛЕНЫЙ светодиоды, указывая на то, что Q&Q ‘ВЫСОКОЕ. Но состояние практически не стабильное. Выходной сигнал становится Q = 1 & Q ’= 0 из-за нестабильности и отсутствия непрерывных часов.

JK Схема триггера, таблица истинности и объяснение работы

Термин «цифровой» в электронике означает создание, обработку или сохранение данных в виде двух состояний.Два состояния могут быть представлены как ВЫСОКИЙ или НИЗКИЙ, положительный или неположительный, установленный или сброшенный, что в конечном итоге является двоичным. Высокое значение равно 1, а низкое — 0, поэтому цифровая технология выражается в виде серии нулей и единиц. Например, 011010, в котором каждый термин представляет отдельное состояние. Таким образом, этот процесс фиксации в оборудовании выполняется с использованием определенных компонентов, таких как защелка или триггер, мультиплексор, демультиплексор, кодеры, декодеры и т. Д., Все вместе называемые последовательными логическими схемами.

Итак, мы собираемся обсудить триггеры, также называемые защелками.Защелки также можно понимать как бистабильный мультивибратор как два стабильных состояния. Как правило, эти схемы защелки могут быть активными с высоким или низким активным уровнем, и они могут запускаться сигналами HIGH или LOW соответственно.

Распространенные типы шлепанцев:

  1. RS Триггер (RESET-SET)
  2. D Триггер (данные)
  3. JK Вьетнамки (Джек-Килби)
  4. T Триггер (тумблер)

Из вышеперечисленных типов только триггеры JK и D доступны в форме интегрированной ИС и также широко используются в большинстве приложений.В этой статье мы обсудим JK Flip Flop.

JK Триггер:

Название JK flip-flop получено от изобретателя Джека Килби из Texas Instruments. Благодаря своей универсальности они доступны в виде пакетов IC. Основное применение триггера JK — регистры сдвига, регистры памяти, счетчики и схемы управления. Несмотря на простую разводку триггера типа D, триггер JK имеет переключающуюся природу. Это было дополнительным преимуществом. Следовательно, они в основном используются в счетчиках, генерации ШИМ и т. Д.Здесь мы используем ворота NAND для демонстрации триггера JK

.

Когда синхросигнал НИЗКИЙ, вход никогда не будет влиять на состояние выхода. Чтобы входы стали активными, часы должны быть высокими. Таким образом, триггер JK представляет собой управляемую бистабильную защелку, в которой тактовый сигнал является управляющим сигналом. Таким образом, выход имеет два стабильных состояния, основанных на входах, которые обсуждались ниже.

Таблица истинности JK Flip Flop:

Часы

ВХОД

ВЫХОД

СБРОС

Дж

К

квартал

Q ’

Х

НИЗКИЙ

Х

Х

0

1

ВЫСОКИЙ

ВЫСОКИЙ

0

0

Без изменений

ВЫСОКИЙ

ВЫСОКИЙ

0

1

0

1

ВЫСОКИЙ

ВЫСОКИЙ

1

0

1

0

ВЫСОКИЙ

ВЫСОКИЙ

1

1

Переключить

НИЗКИЙ

ВЫСОКИЙ

Х

Х

Без изменений

ВЫСОКИЙ

ВЫСОКИЙ

Х

Х

Без изменений

ВЫСОКИЙ

ВЫСОКИЙ

Х

Х

Без изменений

J (Джек) и K (Килби) являются входными состояниями для триггера JK.Q и Q ’представляют собой выходные состояния триггера. Согласно таблице, в зависимости от входов, выход меняет свое состояние. Но важно учитывать, что все это может происходить только при наличии тактового сигнала. Это работает как триггер SR для дополнительных входов, а его преимущество состоит в том, что он имеет функцию переключения.

Представление JK-триггера с использованием логических вентилей:

Таким образом, сравнивая таблицу истинности логического элемента И-НЕ с тремя входами и двумя входами и применяя входные данные, указанные в таблице истинности триггера JK, можно проанализировать выходные данные.Анализ вышеуказанной сборки как двухступенчатой ​​конструкции с учетом предыдущего состояния (Q ’) как 0

Когда J = 1, K = 0 и ЧАСЫ = ВЫСОКИЙ

Выход: Q = 1, Q ’= 0. Работа исправна.

СБРОС:

Вывод RESET должен находиться в ВЫСОКОМ состоянии. Все выводы станут неактивными при НИЗКОМ значении на выводе СБРОС. Следовательно, этот штифт всегда подтягивается вверх и может опускаться только при необходимости.

Пакет IC:

квартал

Истинный выход

Q ’

Выход комплимента

ЧАСЫ

Тактовый вход

Дж

Ввод данных 1

К

Ввод данных 2

СБРОС

Прямой СБРОС (активирован низкий уровень)

ЗЕМЛЯ

Земля

В CC

Напряжение питания

Используемая микросхема — MC74HC73A (двойной триггер типа JK со сбросом).Это 14-контактный корпус, внутри которого находятся 2 отдельных триггера JK. Выше представлена ​​схема контактов и соответствующее описание контактов.

Требуется компонентов:

  1. IC MC74HC73A (двойной триггер JK) — 1
  2. LM7805 — 1 No.
  3. Тактильный переключатель — 4
  4. аккумулятор 9В — 1 шт.
  5. светодиод (зеленый — 1; красный — 1)
  6. Резисторы (1 кОм — 4; 220 кОм -2)
  7. Макет
  8. Соединительные провода

JK Триггер Принципиальная схема и пояснение:

Источник питания IC V DD имеет диапазон от 0 до +7 В, данные доступны в техническом описании.Это показано на снимке ниже. Также мы использовали светодиод на выходе, источник был ограничен до 5 В для управления напряжением питания и выходным напряжением постоянного тока.

Мы использовали регулятор LM7805 для ограничения напряжения светодиода.

Практическая демонстрация и работа JK Flip-Flop:

Кнопки J (Data1), K (Data2), R (Reset), CLK (Clock) являются входами для триггера JK. Два светодиода Q и Q ’представляют собой выходные состояния триггера. Батарея 9 В действует как вход для регулятора напряжения LM7805.Следовательно, регулируемый выход 5 В используется в качестве напряжения постоянного тока и вывода на ИС. Таким образом, для разных входов в D соответствующий выход можно увидеть через светодиоды Q и Q ’.

Штифты J, K, CLK обычно вытягиваются вниз, а штифт R — вверх. Следовательно, входное состояние по умолчанию будет НИЗКИМ на всех контактах, кроме R, который является состоянием нормальной работы. Таким образом, исходное состояние согласно таблице истинности такое, как показано выше. Q = 1, Q ’= 0. Используемые светодиоды ограничены по току с помощью резистора 220 Ом.

Примечание. Поскольку ЧАСЫ запускаются по фронту от ВЫСОКОГО до НИЗКОГО, обе кнопки ввода должны быть нажаты и удерживаться до тех пор, пока кнопка ЧАСЫ не отпущена.

Ниже мы описали различные состояния JK Flip-Flop с использованием макетной схемы с IC MC74HC73A. Демонстрационное видео также приведено ниже:

Состояние 1:

Часы — ВЫСОКИЙ; J — 0; К — 1; R — 1; Q — 0; Q ’- 1

Для входов Состояния 1 горит КРАСНЫЙ светодиод, указывающий, что Q ’ВЫСОКИЙ, а ЗЕЛЕНЫЙ светодиод показывает, что Q имеет НИЗКИЙ Работу можно проверить с помощью таблицы истинности.

Примечание: R уже вытянут, поэтому нет необходимости нажимать кнопку, чтобы сделать его 1.

Состояние 2: Часы — ВЫСОКИЙ; J — 1; К — 0; R — 1; Q — 1; Q ’- 0

Для входов Состояния 2 горит ЗЕЛЕНЫЙ светодиод, указывающий, что Q имеет ВЫСОКИЙ уровень, а КРАСНЫЙ светодиод показывает, что Q ’НИЗКИЙ. То же самое можно проверить с помощью таблицы истинности.

Состояние 3: Часы — ВЫСОКИЙ; J — 1; К — 1; R — 1; Q / Q ’- переключение между двумя состояниями

Для входов «Состояние 3» поочередно горят КРАСНЫЙ и ЗЕЛЕНЫЙ светодиоды для каждого тактового импульса (от HIGH до LOW), указывая на действие переключения.Выход переключается из предыдущего состояния в другое, и этот процесс продолжается для каждого тактового импульса.

Для первого тактового импульса с J = K = 1

Для второго тактового импульса с J = K = 1

Состояние 4: Часы — НИЗКИЙ; J — 0; К — 0; R — 0; Q — 0; Q ’- 1

Примечание: R уже вытянут, поэтому нам нужно нажать кнопку, чтобы сделать его 0.

Выход State 4 показывает, что входные изменения не влияют в этом состоянии.Выходной КРАСНЫЙ светодиод светится, указывая на то, что Q ’находится в состоянии ВЫСОКИЙ, а ЗЕЛЕНЫЙ светодиод показывает, что Q на НИЗКОМ. Это состояние является стабильным и остается там до следующего тактового сигнала, и на вход подается сигнал RESET как HIGH-импульс.

Состояние 5: Остальные состояния — это состояния без изменений, при которых выход будет аналогичен предыдущему состоянию выхода.