Счетчик импульсов схема: Что такое счетчик импульсов? Схемы, устройство, принцип действия, работа

Что такое счетчик импульсов? Схемы, устройство, принцип действия, работа

Что такое счетчик импульсов?

Счетчик импульсов — это последовательностное цифровое устройство, обеспечивающее хранение слова информации и выполнение над ним микрооперации счета, заключающейся в изменении значения числа в счетчике на 1. По существу счетчик представляет собой совокупность соединенных определенным образом триггеров. Основной параметр счетчика — модуль счета. Это максимальное число единичных сигналов, которое может быть сосчитано счетчиком. Счетчики обозначают через СТ (от англ. counter).

Классификация счетчиков импульсов

двоично-десятичные

двоичные

с произвольным постоянным модулем счета

с переменным модулем счета

по направлению счета

суммирующие

вычитающие

реверсивные

с последовательным переносом

с параллельным переносом

с комбинированным переносом

кольцевые

Суммирующий счетчик импульсов

Рассмотрим суммирующий счетчик (рис. 3.67, а). Такой счетчик построен на четырех JK-триггерах, которые при наличии на обоих входах логического сигнала «1» переключаются в моменты появления на входах синхронизации отрицательных перепадов напряжения.
Временные диаграммы, иллюстрирующие работу счетчика, приведены на рис. 3.67, б. Через Кси обозначен модуль счета (коэффициент счета импульсов). Состояние левого триггера соответствует младшему разряду двоичного числа, а правого — старшему разряду.

В исходном состоянии на всех триггерах установлены логические нули. Каждый триггер меняет свое состояние лишь в тот момент, когда на него действует отрицательный перепад напряжения.

Таким образом, данный счетчик реализует суммирование входных импульсов. Из временных диаграмм видно, что частота каждого последующего импульса в два раза меньше, чем предыдущая, т. е. каждый триггер делит частоту входного сигнала на два, что и используется в делителях частоты.

Трехразрядный вычитающий счетчик с последовательным переносом

Рассмотрим трехразрядный вычитающий счетчик с последовательным переносом, схема и временные диаграммы работы которого приведены на рис. 3.68.

Васильев Дмитрий Петрович

Профессор электротехники СПбГПУ

Задать вопрос

В счетчике используются три JK-триггера, каждый из которых работает в режиме Т-триггера (триггера со счетным входом).

На входы J и К каждого триггера поданы логические 1, поэтому по приходу заднего фронта импульса, подаваемого на его вход синхронизации С, каждый триггер изменяет предыдущее состояние. Вначале сигналы на выходах всех триггеров равны 1. Это соответствует хранению в счетчике двоичного числа 111 или десятичного числа 7. После окончания первого импульса F первый триггер изменяет состояние: сигнал Q1 станет равным 0, a ¯Q1 − 1.

Васильев Дмитрий Петрович

Профессор электротехники СПбГПУ

Задать вопрос

Остальные триггеры при этом свое состояние не изменяют. После окончания второго импульса синхронизации первый триггер вновь изменяет свое состояние, переходя в состояние 1, (Qx = 0). Это обеспечивает изменение состояния второго триггера (второй триггер изменяет состояние с некоторой задержкой по отношению к окончанию второго импульса синхронизации, так как для его опрокидывания необходимо время, соответствующее времени срабатывания его самого и первого триггера).

После первого импульса F счетчик хранит состояние 11О. Дальнейшее изменение состояния счетчика происходит аналогично изложенному выше. После состояния 000 счетчик вновь переходит в состояние 111.

Трехразрядный самоостанавливающийся вычитающий счетчик с последовательным переносом

Рассмотрим трехразрядный самоостанавливающийся вычитающий счетчик с последовательным переносом (рис. 3.69).
После перехода счетчика в состояние 000 на выходах всех триггеров возникает сигнал логического 0, который подается через логический элемент ИЛИ на входы J и К первого триггера, после чего этот триггер выходит из режима Т-триггера и перестает реагировать на импульсы F.

Трехразрядный реверсивный счетчик с последовательным переносом

Рассмотрим трехразрядный реверсивный счетчик с последовательным переносом (рис. 3.70).
В режиме вычитания входные сигналы должны подаваться на вход Тв. На вход Тс при этом подается сигнал логического 0. Пусть все триггеры находятся в состоянии 111. Когда первый сигнал поступает на вход Тв, на входе Т первого триггера появляется логическая 1, и он изменяет свое состояние. После этого на его инверсном входе возникает сигнал логической 1.

При поступлении второго импульса на вход Тв на входе второго триггера появится логическая 1, поэтому второй триггер изменит свое состояние (первый триггер также изменит свое состояние по приходу второго импульса). Дальнейшее изменение состояния происходит аналогично. В режиме сложения счетчик работает аналогично 4-разрядному суммирующему счетчику. При этом сигнал подается на вход Тс. На вход Тв подается логический 0.
В качестве примера рассмотрим микросхемы реверсивных счетчиков (рис: 3.71) с параллельным переносом серии 155 (ТТЛ):

  • ИЕ6 — двоично-десятичный реверсивный счетчик;
  • ИЕ7 — двоичный реверсивный счетчик.

Направление счета определяется тем, на какой вывод (5 или 4) подаются импульсы. Входы 1, 9, 10, 15 — информационные, а вход 11 используется для предварительной записи. Эти 5 входов позволяют осуществить предварительную запись в счетчик (предустановку). Для этого нужно подать соответствующие данные на информационные входы, а затем подать импульс записи низкого уровня на вход 11, и счетчик запомнит число.

Вход 14 — вход установки О при подаче высокого уровня напряжения. Для построения счетчиков большей разрядности используются выходы прямого и обратного переноса (выводы 12 и 13 соответственно). С вывода 12 сигнал должен подаваться на вход прямого счета следующего каскада, а с 13 — на вход обратного счета.

Счетчики — микросхемы » Паятель.Ру

Среди множества типов логических микросхем большое значение имеют счетчики, — микросхемы, которые считают количество импульсов, поступивших на их вход, и это количество отображают на своих выходах в двоичном коде. На рисунке 1 показана схема четырех-разрядного двоичного счетчика, собранного на четырех D-триггерах (в каждой микросхеме К176ТМ2 содержится по два D-триггера). На микросхеме D1 собран формирователь импульсов, как известно контакты кнопки дребезжат всегда, и из-за этого вместо одного импульса может получиться несколько. Чтобы этого не происходило собран формирователь на RS-триггере на микросхеме D1.


Пока кнопка St не нажата её контакты находятся в показанном на схеме положении и на выводе 4 D1.2 будет единица. При нажатии на S1 на этом выводе будет ноль, а при её отпускании — опять единица. Именно с этого формирователя импульсов будем подавать импульсы на вход нашего счетчика.

И так, четыре триггера включены последовательно. Нажмем кнопку S2 и все их установим в нулевые состояния. Подключите вольтметр (мультиметр, тестер) Р1 к точке «1» (первый контакт D2.1). Вольтметр показывает нулевой уровень. Теперь нажмите и отпустите S1 — уровень изменится на единичный.

Счетчик сосчитал один импульс, и единица установилась на его выходе «1». Теперь подключите Р1 к точке «2» (вывод 13 D2.2). Там будет ноль. Снова нажмите на S1 и на этом выводе будет единица. На выходе «2» — единица, значит счетчик уже сосчитал два импульса. Если нажать на S1 еще два раза единица будет на выходе «4» — сосчитано четыре импульса, еще четыре нажатия — и единица на выходе «8» — на счетчик поступило 8 импульсов.

Посмотрим как это получается в двоичном коде:
— выходы счетчика — 8 4 2 1
— числа:
1 — 0 0 0 1;
2 — 0 0 0 1;
4 — 0 1 0 0;
8 — 1 0 0 0.

Как видите каждому числу поступивших на вход счетчика импульсов соответствует их запись в двоичном коде. Теперь составим (занятие №1) таблицу двоичного кода от нуля до 15-ти:
— выходы счетчика — 8 4 2 1;
— числа:
0 — 0 0 0 0;
1 — 0 0 0 1;
2 — 0 0 1 0;
3 — 0 0 1 1;
4 — 0 1 0 0;
5 — 0 1 0 1;
6 — 0 1 1 0;
7 — 0 1 1 1;
8 — 1 0 0 0;
9 — 1 0 0 1;
10 — 1 0 1 0;
11 — 1 0 1 1;
12 — 1 1 0 0;
13 — 1 1 0 1;
14 — 1 1 1 0;
15 — 1 1 1 1.

Рис.2
Как видите, имея четыре разряда (четыре выхода) счетчика можно сосчитать любое число от нуля до 15-ти (при поступлении 16-го импульса на всех четырех выходах будут нули и счетчик вернется в исходное нулевое положение). На рисунке 2 показана диаграмма работы такого счетчика. На верхнем графике даны импульсы, поступающие на вход С триггера D2.1 (вывод 3 D2), эти импульсы пронумерованы, а всего их подается 16.

Ниже показаны изменения уровней на разных выходах счетчика. А так же показано как выражаются разные числа (2, 6, 10, 15). Обратите внимание, код числа 2 будет 0010, на графике штриховая линия проходит между вторым импульсом и третьим (после второго, но еще до третьего), и действительно единица есть только на выходе «2». Код числа 6 будет 0110, и штрих-линия, проходящая между шестым и седьмым импульсами проходит через две единицы — на выходах 2 и 4 (2+4=6), таким образом код — 0110. Числу 10 (код 1010) соответствуют две единицы, одна на выходе 8 и одна на выходе 2 (8+2=10), поэтому и код будет 1010. Числу 15 соответствует код 1111, то есть единицы на всех выходах, и действительно 1 +2+4+8= 15.

Возьмем любое число от нуля до 15-ти, например 13. Вычтем 13-8=5, 5-4=1, 1-1=0 (8+4+1=13). Единицы должны быть на выходах 8, 4 и 1. Проведите на диаграмме линию между 13-м и 14-м импульсами, она пройдет через три единицы — на выходе 1, на выходе 4 и на выходе 8. Теперь запишем в двоичном коде: выходы счетчика: 8 4 2 1; число 13: 1 1 0 1

Рис.3
Есть большое количество микросхем, содержащих счетчики, одна из них К561ИЕ10 (рисунок 3), она содержит два четырехразрядных счетчика.
Микросхема имеет 16 выводов, по восемь с каждой стороны, так и считается — по одной стороне от ключа 1….8, и по другой в обратном направлении 9…. 16, порядок счета такой же как для ранее изученных микросхем, просто с каждой стороны на один вывод больше.

Каждый из этих счетчиков имеет по три входа: вход R , при подаче единицы на который на всех выходах счетчика будут нули, и два счетных входа CN и СР. Можно подавать импульсы на любой из них, но нужно учитывать, что на вход CN нужно подавать отрицательные импульсы (то есть, пока импульсов нет на этом входе единица, а при подаче импульса будет перепад от единицы до нуля и обратно на единицу), при этом счетчик будет переключаться в момент спада импульса (в момент его перехода от нуля к единице).

Для того чтобы можно было подавать импульсы на вход CN нужно на другой вход CP подать постоянный единичный уровень. Если нужно подавать положительные импульсы их подают на вывод CP (пока импульсов нет на выводе ноль, а при подаче импульса будет перепад от нуля до единицы и обратно до нуля), при этом на вход CN нужно подать ноль (соединить его с минусом питания).

Рис.4
Для изучения работы одного из счетчиков микросхемы К561ИЕ10 соберем схему, показанную на рисунке 4. Формирователь импульсов на D1 такой же как в схеме на рисунке 1. При нажатии на кнопку S1 и её отпускании формируется импульс, который поступает на вход CN счетчика D2.1. При нажатии на кнопку S2 на вход R счетчика D2.1 поступит единица и он установится в нулевое состояние (на всех его выходах нули). Логика работы такая же как в схеме на рисунке 1.

Числу нажатий на кнопку S1 (числу импульсов) соответствует число, записанное в двоичном коде на выходах 8, 4, 2, 1 этого счетчика. Анализируя его работу можно пользоваться диаграммой на рисунке 2.

Данный счетчик считает от нуля до 15-ти, и при 16-м импульсе переходит в нулевое состояние. На практике часто бывает нужно получить счетчик, который считает от нуля до 9-ти и при 10-м импульсе переходит в нулевое состояние (как известно, человеку более привычна десятичная система счета). Как можно изменить систему счета счетчика показано на рисунке 5. По замыслу, при появлении на выходах счетчика числа 10 (1010) он должен автоматически установится в нуль (нужно в этот момент подать единицу на его вход R).

Рис.5
Для выполнения этой функции служат два элемента D3.1 и D3.2 микросхемы К176ЛА7 (или К561ЛА7). Числу 10 будет соответствовать появление единиц на выходах 8 и 2 счетчика (8+2=10). Эти единицы поступают на входы элемента 2И-НЕ (D3.1) и на его выходе будет ноль (когда на оба его входа поступают единицы). Затем этот ноль поступит на вход второго элемента (D3.2) и на его выходе будет единица, которая поступает на вход R счетчика и устанавливает его в нулевое положение.

Таким образом счетчик считает от нуля до 9-ти, и при поступлении на его вход 10-го импульса возвращается снова в исходное нулевое состояние. Кнопка S2 служит для ручной установки счетчика в нулевое состояние.

Счетчики Микросхемы последовательностного типа Справочник по микросхемам ТТЛ и КМОП Любительская Радиоэлектроника

 Счетчики

  

В состав рассматриваемых серий ТТЛ-микросхем входит большое число счетчиков и делителей частоты, различающихся по своим свойствам и назначению.



Микросхема К155ИЕ1 (рис. 24) — делитель частоты на 10. Установка триггеров микросхемы в 0 осуществляется подачей лог. 1 одновременно на два объединенных по схеме И входа R. Рабочая полярность входных счетных импульсов, подаваемых на входы С, отрицательная. Импульсы можно подавать или отдельно на каждый из входов (на второй вход должна при этом подаваться лог. 1), или одновременно на оба входа. Одновременно с каждым десятым входным импульсом на выходе формируется равный ему по длительности выходной импульс отрицательной полярности. Многокаскадные делители частоты можно строить, соединяя входы С последующих каскадов с выходами предыдущих.

Микросхемы ИЕ2, К155ИЕ4 и ИЕ5 (рис. 25) содержат по четыре счетных триггера. В каждой микросхеме один из триггеров имеет отдельный вход С1 и прямой выход, три оставшихся триггера соединены между собой так, что образуют делитель на 8 в микросхеме ИЕ5, на 6 в К155ИЕ4 и на 5 в ИЕ2.



При соединении выхода первого триггера с входом С2 цепочки из трех триггеров образуются соответственно делители на 16, 12 и 10. Делители на 10 и 16 работают в коде 1-2-4-8, делитель на 12 — в коде 1-2-4-6. Микросхемы имеют по два входа R установки в 0, объединенные по схеме И. Сброс (установка в 0) триггеров производится при подаче лог. 1 на оба входа R. Микросхема ИЕ2 имеет, кроме того, входы R9 для установки в состояние 9, при котором первый и последний триггеры декады находятся в единичном состоянии, остальные — в нулевом.

Наличие входов установки, объединенных по схеме И, позволяет строить делители частоты с различными коэффициентами деления в пределах 2-6 без использования дополнительных логических элементов. На рис. 26 приведены схема декады на микросхеме К155ИЕ4 и ее временная диаграмма. До прихода десятого импульса декада работает как делитель частоты на 12. Десятый импульс переводит триггеры микросхемы в состояние 10, при котором на выходах 4 и 6 микросхемы формируются уровни лог. 1.



Эти уровни, поступая на входы R микросхемы, переводят ее в 0, в результате чего коэффициент пересчета К становится равным 10.



Для установки рассмотренной декады в 0 внешним сигналом необходимо введение в нее логических элементов И-НЕ (рис 27).

В табл. 4 приведены номера выводов микросхем, которые нужно соединить между собой для получения различных К Все делители, полученные соединением выводов по табл. 4, работают по одному принципу — при достижении состояния, соответствующего необходимому коэффициенту пересчета, происходит установка счетчика в 0. Исключение составляет делитель на 7 на микросхеме ИЕ2. В этом делителе после подсчета шести импульсов на входах R9 формируются уровни лог. 1, поэтому из состояния 5 делитель сразу переходит в состояние 9, минуя 6,7 и 8. Код работы этого делителя — невесовой.

Делители на микросхемах ИЕ5 и ИЕ2 работают в весовом коде 1-2-4-8, на микросхеме К155ИЕ4 — в коде 1-2-4-6 при использовании входа 14 и в коде 1-2-3 — при использовании входа 1.

Микросхемы ИЕ6 и ИЕ7 — реверсивные счетчики. Первый из них — двоично-десятичный, второй — двоичный Оба работают в коде 1-2-4-8 Цоколевка обеих микросхем одинакова (рис 28), различие в том, что первый считает до 10, второй до 16.

Таблица 4

К

К155ИЕ2

К155ИЕ4 К155ИЕ5
Вход Вых. Соединить выводы Вход Вых. Соединить выводы Вход Вых. Соединить выводы
2 14 12 14 12 14 12
3 1 8 9-2,8-3 1 9 1 8 9-2,8-3
4 1 8

11-2-3

1 8 11-6,8-7 1 8
5 1 11 1 8 9-6,8-7 1 11 9-2,11-3
6 14 8 12-1,9-2,8-3 1 8 1 11 8-2,11-3
7 14 11 12-1,9-6,8-7 14 8 12-1-6,8-7
8 14 8 12-1,11-2-3 14 8 12-1,11-6,8-7 1 11
9 14 11 12-1-2,11-3 14 11 12-1-2,11-3
10 14 11 12-1 14 8 12-1,9-6,8-7 14 11 12-1,9-2,11-3
12 14 8 12-1 14 11 12-1,8-2,11-3
16 14 11 12-1



Рассмотрим для примера работу микросхемы ИЕ6 В отличие от рассмотренных ранее счетчиков, эта микросхема имеет большее число выходов и входов Входы +1 и -1 служат для подачи тактовых импульсов, +1 — при прямом счете, -1 — при обратном. Вход R служит для установки счетчика в 0, вход L — для предварительной записи в счетчик информации, поступающей по входам D1 — D8.

Установка триггеров счетчика в 0 происходит при подаче лог 1 на вход R, при этом на входе L должна быть лог. 1. Для предварительной записи в счетчик любого числа от 0 до 9 его код следует подать на входы D1 — D8 (D1 — младший разряд, D8 — старший), при этом на входе R должен быть лог 0, и на вход L подать импульс отрицательной полярности

Режим предварительной записи можно использовать для построения делителей частоты с перестраиваемым коэффициентом деления для учета фиксированной частоты (например, 465 кГц) в цифровой шкале радиоприемника Если этот режим не используется, на выходе L должен постоянно поддерживаться уровень лог 1

Прямой счет осуществляется при подаче импульсов отрицательной полярности на вход +1, при этом на входах -1 и L должна быть лог 1, на входе R — лог 0 Переключение триггеров счетчика происходит по спадам входных импульсов, одновременно с каждым десятым входным импульсом на выходе >=9 формируется отрицательный выходной импульс переполнения, который может подаваться на вход +1 следующей микросхемы многоразрядного счетчика Уровни на выходах 1-2-4-8 счетчика соответствуют состоянию счетчика в данный момент (в двоичном коде) При обратном счете входные импульсы подаются на вход -1, выходные импульсы снимаются с выхода <=0 Пример временной диаграммы работы счетчика приведен на рис. 29.

Первый импульс установки в 0 устанавливает все триггеры счетчика в 0. Три следующих импульса, поступающих на вход +1, переводят счетчик в состояние 3, которому соответствуют лог. 1 на выходах 1 и 2 и лог 0 — на 4 и 8. Если на входах D1 — D4 лог. 0, на входе D8 лог. 1, импульс на входе L устанавливает счетчик в состояние 8.



Следующие шесть импульсов, поступающие на вход +1, переводят счетчик последовательно в состояния 9,0,1,2,3,4 Одновременно с импульсом, переводящим счетчик в 0, на выходе S9 появляется выходной импульс прямого счета Следующие импульсы, поступающие на вход -1, изменяют состояние счетчика в обратном порядке 3, 2, 1,0,9,8 и т д.



Одновременно с импульсом обратного счета, переводящим счетчик в состояние 9, на выходе <=0 появляется выходной импульс.

В микросхеме ИЕ7 импульс на выходе =>15 появляется одновременно с импульсом на входе +1 при переходе счетчика из состояния 15 в состояние 0, а на выходе <=0 — при переходе счетчика из 0 в 15 одновременно с импульсом на входе -1.

Предельная частота функционирования микросхем К155ИЕ6, К155ИЕ7 — 15 МГц, К555ИЕ6 и К555ИЕ7 — 25 МГц, КР1533ИЕ6 и КР1533ИЕ7 — 30 МГц.

Микросхему К155ИЕ8 обычно называют делителем частоты с переменным коэффициентом деления, однако это не совсем точно. Эта микросхема содержит шестиразрядный двоичный счетчик, элементы совпадения, позволяющие выделять не совпадающие между собой импульсы — каждый второй, каждый четвертый, каждый восьмой и т. д. и управляемый элемент И-ИЛИ, который позволяет подавать на выход часть или все выделенные импульсы, в результате чего средняя частота выходных импульсов может изменяться от 1/64 до 63/64 частоты входных импульсов.



Графическое обозначение микросхемы приведено на рис. 30, пример временной диаграммы ее работы — на рис. 31. Для наглядности на рис. 30 вынесен логический элемент И-НЕ, входящий в микросхему.



Микросхема имеет следующие входы: инверсный вход ЕС — разрешения счета, при подаче на который лог. 1 счетчик не считает, вход R — установки 0, установка триггеров счетчика в 0 происходит при подаче на него лог. 1; вход С — вход тактовых импульсов отрицательной полярности, переключение триггеров счетчика происходит по спадам входных импульсов; входы XI — Х32 позволяют управлять выдачей отрицательных выходных импульсов, совпадающих по времени с входными, на выход Z. На рис. 31 в качестве примера показано, какие импульсы выделяются на выходе Z при подаче лог.2 импульсов. Число импульсов на выходе подсчитывается по формуле, аналогичной приведенной выше, в которой коэффициенты имеют значения от 2048 до 1. Если требуется соединить большее число делителей, их соединение производится аналогично рис. 32.



Однако выходной элемент И-НЕ, выполняющий функцию ИЛИ-НЕ для отрицательных импульсов, поступающих с выходов Z делителей, необходимо использовать из отдельной микросхемы И-НЕ или И.



Микросхема ИЕ9 (рис. 33) — синхронный десятичный счетчик с возможностью параллельной записи информации по фронту тактового импульса, имеет девять входов. Подача лог. 0 на вход R независимо от состояния других входов приводит к установке триггеров микросхемы в состояние 0. Для обеспечения режима счета на входе R необходимо подать лог. 1, тот же сигнал должен быть подан на входы разрешения параллельной записи EL, разрешения ЕС, разрешения выдачи сигнала переноса ER Изменение состояния триггеров счетчика при счете происходит по спаду импульсов отрицательной полярности, подаваемых на вход С.

При подаче лог. 0 на вход EL микросхема переходит в режим параллельной записи информации со входов D1 — D8. Запись происходит по спадам импульсов отрицательной полярности на входе С, что позволяет использовать микросхему в режиме сдвигающего регистра. При записи на входе R должна быть лог. 1, сигналы на входах ЕС и ЕР произвольны.

На выходе переноса Р лог. 1 появляется в том случае, когда счетчик находится в состоянии 9, а на входе ЕР — лог. 1, в остальных случаях на выходе Р лог. 0. Подача лог. 0 на вход ЕР запрещает выдачу лог. 1 на выходе Р и счет импульсов. Подача лог. 0 на вход ЕС запрещает счет, но не запрещает выдачу сигнала переноса. Сигнал запрета счета (лог. 0 на входах ЕС и ЕР) действует лишь в том случае, если он полностью перекрывает по длительности импульс отрицательной полярности на входе С, в том числе он может совпадать с ним по времени.

Для обеспечения параллельной записи лог. 0 на вход EL информация на входы D1 — D8 может быть подана как при лог. 1, так и при лог. 0 на входе С и удерживаться до момента перехода лог. 0 на входе С в лог. 1, когда и произойдет запись.

Для обеспечения счета с числа, введенного в микросхему при параллельной записи, лог 0 на входе EL должен быть изменен на лог. 1 или одновременно с переходом лог. 0 в лог. 1 на входе С, или при лог. 1 на входе С.

На рис. 34 (а) приведена схема соединения микросхем ИЕ9 в многоразрядный синхронный счетчик, которая снижает быстродействие счетчика, так как для его нормальной работы необходимо, чтобы сигнал переноса от младшего разряда прошел через все микросхемы до старшего разряда до подачи очередного тактового импульса. Для получения максимального быстродействия многоразрядного счетчика, равного быстродействию отдельной микросхемы, микросхемы можно соединить по схеме рис. 34 (б). В этом случае сигнал переноса с выхода Р микросхемы DD1 разрешает работу остальных микросхем, соединенных в счетчик по схеме рис. 34 (а), лишь в те моменты, когда микросхема DD1 находится в состоянии 9, поэтому от счетчика DD2 — DD9 требуется быстродействие в 10 раз меньшее быстродействия микросхемы DD1, что обеспечивается при любой практически встречающейся длине счетчика.



Как уже указывалось выше, микросхемы ИЕ9 могут работать в режиме сдвигающего регистра. Для обеспечения такого режима необходимо входы D1 — D8 соединить с выходами 1-2-4-8 в нужном порядке. Для сдвига информации на один двоичный разряд по каждому тактовому импульсу в сторону старших разрядов соединение необходимо произвести в соответствии с рис. 35 (а). Для обеспечения динамической индикации удобно сдвигать информацию сразу на один десятичный разряд, а сдвигающий регистр замыкать в кольцо. Такая возможность проиллюстрирована на рис. 36.

На рис. 36 не показаны цепи подачи импульсов и управляющих сигналов, которые могут быть выполнены в соответствии с рис.м (длительность импульсов отрицательной полярности равна периоду входных импульсов).

Если делитель собран по схеме рис. 34 (б), инвертор DD3 необходимо заменить на двухвходовый элемент И-НЕ, второй вход которого подключить к выходу переноса Р первой микросхемы делителя.

Микросхема ИЕ10 (рис. 38) по своему функционированию аналогична микросхеме ИЕ9 и отличается от нее тем, что считает в двоичном коде, и ее коэффициент пересчета равен 16. В остальном ее работа и правила включения те же.



Микросхема ИЕ11 — десятичный синхронный счетчик (рис. 38). Логика его работы соответствует логике работы счетчиков ИЕ9. Отличие лишь в том, что для сброса в состояние 0 счетчика ИЕ9 необходима подача на вход R лог. 0, а для сброса в состояние 0 счетчика ИЕ11 кроме подачи на вход ER (разрешение уст. 0) лог. 0

необходима подача тактового импульса отрицательной полярности на вход С, по спаду которого и происходит сброс счетчика. Таким образом, все изменения выходных сигналов этой микросхемы происходят по спаду импульсов отрицательной полярности на входе С.



Микросхема КР1533ИЕ12 (рис. 39) обеспечивает параллельную запись и режим счета. Входы Dl, D2, D4, D8 служат для подачи сигналов кода при параллельной записи информации. Запись в триггеры счетчика происходит асинхронно при поступлении на вход L лог. 0 независимо от состояния других входов. При лог. 1 на входе L и лог. 0 на входе разрешения работы Е счетчик изменяет состояние по спадам импульсов отрицательной полярности на входе С. Направление счета определяется сигналом на входе D/U: при лог. 0 происходит счет вверх, при лог. 1 — вниз.

Для построения многоразрядных счетчиков у микросхемы есть два специальных выхода: последнего состояния 0/9 и переноса Р. На выходе 0/9 лог. 1 появляется при достижении состояния 9 при прямом счете и состояния 0 при обратном. В остальных случаях на выходе 0/9 — лог. 0. При наличии лог. 1 на выходе 0/9 и лог. 0 на входе Е одновременно с импульсом на входе С на выходе переноса Р появляется импульс отрицательной полярности и той же длительности.

Счетчик КР1533ИЕ12 не имеет входа установки в 0. Для этой цели на входы Dl, D2, D4, D8 подают лог. 0, а на вход L — импульс отрицательной полярности. Смена сигналов на входах D/U и Е должна происходить в момент переключения сигнала на входе С из лог. 0 в лог. 1 или в паузе между импульсами на входе С (то есть при лог. 1 на этом входе).

Пример временной диаграммы работы счетчика представлен на рис. 40. По импульсу отрицательной полярности на входе L записываются сигналы кода числа 7 в триггеры счетчика (сигналы кода 0111 на входах D8, D4, D2, Dl не показаны). Первые пять импульсов на входе С переводят его последовательно в состояния 8, 9, 0, 1, 2. На выходе 0/9 лог. 1 появляется при переходе счетчика в состояние 9. Импульс на его выходе Р формируется одновременно с третьим импульсом на входе С, по спаду которого счетчик переключается в состояние 0.

В момент окончания пятого импульса происходит смена направления счета изменением сигнала на входе D/U и следующие пять импульсов на входе С переводят счетчик последовательно в состояния 1, 0, 9,  8,7 и т. д. При переходе счетчика в состояние 0 на выходе 0/9 появляется лог. 1, а одновременно с восьмым импульсом на входе С, переключающим счетчик в состояние 9, на выходе Р формируется импульс отрицательной полярности.

Схема соединения микросхем КР1533ИЕ12 в многоразрядный счетчик показана на рис. 41 (а). Из-за последовательного переключения быстродействие такого счетчика в реверсивном режиме снижается относительно быстродействия одной микросхемы.

Если необходим реверсивный счетчик с максимально возможным быстродействием, его собирают по схеме рис. 41 (б). В этом счетчике все триггеры микросхем переключаются одновременно и его быстродействие не зависит от числа разрядов. Однако для каждого десятичного разряда, кроме первого, требуется элемент И-НЕ с числом входов, возрастающим по мере роста номера разряда.

В зависимости от необходимого быстродействия возможно построение различных вариантов последовательно-параллельного счетчика. Можно, например, не использовать выход 0/9 микросхемы DD4 (рис. 41, б), а ее выход Р соединить с входом тактовых импульсов второго такого счетчика.

Микросхема КР1533ИЕ13 (рис. 39) аналогична КР1533ИЕ12, но ее коэффициент пересчета равен 16. Все правила ее использования и схемы включения соответствуют микросхеме КР1533ИЕ12.

Микросхема ИЕ14 (рис. 42) во многом напоминает микросхему ИЕ2. Она также содержит счетный триггер с входом С2. При соединении выхода 1 счетного триггера (вывод 5) с входом С2 образуется двоично-десятичный счетчик, работающий в коде 1-2-4-8. Срабатывание триггера и делителя на 5 происходит по спадам импульсов положительной полярности. Различие с микросхемой ИЕ2 заключается в полярности импульсов сброса — триггеры микросхемы ИЕ14 устанавливаются в 0 при подаче на вход R лог. 0. Кроме того, в микросхеме ИЕ14 есть возможность предварительной установки триггеров счетчика. Для установки триггеров необходимый код следует подать на входы D1 — D8, а на вход L — импульс отрицательной полярности. При лог. 0 на входе L сигналы на выходах 1-8 повторяют сигналы на входах D1 — D8, при лог. 1 происходит запоминание и возможен счетный режим работы микросхемы.



Микросхему можно использовать в счетчиках с предварительной установкой, например, в цифровых шкалах радиоприемников и трансиверов с учетом промежуточной частоты.

Микросхема ИЕ15 (рис. 42) по своей структуре и функционированию аналогична микросхеме ИЕ14, но делитель с входом С2 делит частоту на 8,

Микросхемы КР531ИЕ16 и КР531ИЕ17 — реверсивные синхронные четырехразрядные счетчики — двоично-десятичный и двоичный соответственно. Разводка их выходов совпадает (рис. 43), более того, она совпадает с разводкой микросхем ИЕ9 и ИЕ10, за исключением вывода 1, для описываемых микросхем это вход изменения направления счета U/D, вход сброса отсутствует.



При лог. 1 на входе U/D счетчик считает вверх, при лог. 0 — вниз. Синхронная параллельная запись информации в микросхемы КР531ИЕ16 и КР531ИЕ17 происходит со входов D1 — D8 по спаду тактового импульса отрицательной полярности на входе С и подаче лог. 0 на вход разрешения загрузки EL. При счете на входе EL должна быть лог. 1.

Отличием описываемых микросхем от ИЕ9 и ИЕ10 является также полярность сигналов разрешения переноса ЕР и разрешения счета ЕС (для разрешения работы на эти входы необходимо подать лог. 1). Соответственно выходным разрешающим сигналом на выходе переноса Р является лог. 0, он появляется в случае, когда микросхема КР531ИЕ16 досчитала до состояния 9 (КР531ИЕ17 — до состояния 15) при прямом счете или до 0 при обратном, а на входе разрешения переноса ЕР — лог. 0.

Примеры соединения микросхем КР531ИЕ16 и КР531ИЕ17 в многоразрядный счетчик приведены на рис. 44 и 45. При соединении микросхем по схеме рис. 44 максимальная частота счета снижается по отношению к максимально возможной для одной микросхемы, при соединении по схеме рис. 45 — не снижается. Следует помнить, что переключение направления счета на входе U/D и смену информации на входах ЕР и ЕС следует производить в паузе между тактовыми импульсами, то есть при лог. 1 на входах С микросхем или в момент изменения сигнала на этих входах с лог. 0 на лог. 1. Входной ток микросхем по входу ЕР в состоянии лог. 0-4 мА. Микросхема ИЕ18 (рис. 46) аналогична по функционированию микросхеме ИЕ11, но ее коэффициент пересчета равен 16. 

Рассмотренные выше микросхемы счетчиков серии КР531 имеют входные токи по управляющим входам, как правило, больше стандартных. При подаче на входы лог. 0 токи составляют для микросхем КР531ИЕ9 и КР531ИЕ10 по выводу 2 — 5 мА, выводу 10-3 мА, выводу 9-4 мА. Для микросхем КР531ИЕ11 и КР531ИЕ18 ток по выводу 10 составляет 4 мА, а для КР531ИЕ14 и КР531ИЕ15 ток по выводу 8-8 мА, по выводу 6-10 мА, по выводам 1, 3, 4, 10, 11, 13 — 0,75 мА.



Микросхема К555ИЕ19 — два четырехразрядных двоичных счетчика (рис. 47), каждый из которых имеет два входа: R — для установки триггеров счетчика в 0 при подаче на вход R лог. 1 и С — для подачи счетных импульсов. Срабатывание триггеров счетчика происходит по спадам импульсов положительной полярности, подаваемых на вход С, выходной код счетчиков — стандартный, 1-2-4-8. Для соединения счетчиков в многоразрядный выходы 8 предыдущих разрядов необходимо соединить со входами С последующих.

Микросхема К555ИЕ20 (рис. 47) -два четырехразрядных двоично-десятичных счетчика, каждый из которых аналогичен счетчику микросхем ИЕ2, за исключением входов установки в 0 R. 

Каждый счетчик имеет триггер со входом С1, выходом 1 и делитель частоты на 5 со входом С2 и выходами 2,4,8. Триггер и счетчик срабатывают по спадам положительных импульсов, подаваемых на входы С1 и С2, на входе R при счете должен быть лог. 0. Для получения десятичного счетчика выход 1 надо соединить со входом С2, при этом код счетчика будет 1-2-4-8. Если же выход 8 соединить со входом С1, входные импульсы подать на вход С2, выходной код будет 1-2-4-5, а на выходе 1 сигнал будет иметь форму меандра с частотой, в 10 раз меньше входной. Впрочем, так же можно соединять счетчики микросхем ИЕ2 и ИЕ14. Предельная частота работы триггера — 25 МГц, делителя на 5 — 20 МГц.

13 Счетчики импульсов и регистры » СтудИзба

Лекция 14. Счетчики импульсов и регистры

Основные определения и виды счетчиков. Счетчиком называют цифровое уст­ройство, предназначенное для подсчета числа импульсов. В процессе работы счет­чик последовательно изменяет свое состояние в определенном порядке. Длина списка разрешенных состояний счетчика называется модулем счета Ку. Одно из возможных состояний счетчика принимается за начальное. Если счетчик начал счет от начального состояния, то каждый импульс, кратный модулю счета Ад, снова устанавливает счетчик в начальное состояние, а на выходе счетчика появля­ется сигнал переноса Р (или займа Z).

Последовательность внутренних состояний счетчика можно кодировать раз­личными способами. Чаще всего используют двоичное (двоичные счетчики) или двоично-десятичное (декадные счетчики) кодирование. Кроме этого находят при­менение счетчики с одинарным кодированием, когда состояние счетчика представ­лено местом расположения одной-единственной единицы или одного-единствен-ного нуля (кольцевые счетчики), и унитарное кодирование, когда состояние счетчика представлено числом единиц или нулей (счетчики Джонсона).

Если коды расположены в возрастающем порядке, то счетчик называют сум­мирующим (Up-counter). Счетчики, у которых коды расположены в убывающем порядке, называют вычитающими (Down-counter), а счетчики, у которых направ­ление перебора кода может изменяться, называют реверсивными (Up/Down counter).

Если для работы счетчика требуется наличие синхросигнала, то такой счет­чик называют синхронным. Счетчики, которые работают без синхросигналов, называют асинхронными.

Счетчики могут быть с предварительной установкой и без нее. Для предвари­тельной установки начального состояния счетчика используются специальные входы предустановки. Установка начального состояния счетчика производится только по специальной команде записи. Во время работы счетчика в счетном режиме входы предустановки блокируются и на работу счетчика не влияют. Счет­чики с предварительной установкой называют также программируемыми, так как они позволяют изменять модуль счета Кс, который можно рассчитать по формуле

где Sk=0 или 1. По структуре счетчики делятся на последовательные (каскадные), параллель­ные и параллельно-последовательные, которые отличаются способом подачи счет­ных импульсов на входы разрядов счетчика.+i после­дующего   (рис. 14.2 я). При поступлении счет-Hbix импульсов на вход С] триггеры счетчика

Рис 14 1 Обобщенная схема счетчика импульсов

будут изменять свои состояния, описываемые последовательно возрастающими двоичными числами. В табл. 14.1 приведена последовательность состояния выхо­дов триггеров такого счетчика.

Для приведения счетчика в начальное состояние используется сигнал сброса R, поступающий одновременно на все входы R триггеров.

При построении асинхронного вычитающего счетчика достаточно заменить выходы Q триггеров на прямые выходы Q. В этом случае при поступлении им­пульса сброса R на всех выходах счетчика установятся единичные уровни, а при поступлении счетных импульсов на вход С, триггеры счетчика будут изменять свои состояния, описываемые последовательно убывающими двоичными числами.

Для построения асинхронного реверсивного счетчика, который может рабо­тать как в режиме суммирования, так и в режиме вычитания, можно с помощью логической схемы обеспечить подачу сигналов с инверсного выхода Q при сумми­ровании или с прямого выхода Q — при вычитании от предыдущего триггера на счетный вход последующего, как показано на рис. 14.2 в. Эта схема включается между выходом одного разряда счетчика и входом другого и, в зависимости от управляющих сигналов — сложение (U) или вычитание (D), на вход последующе­го разряда поступает сигнал переноса Р или сигнал займа Z.

В асинхронном счетчике с приходом каждого последующего импульса на вход Ci переключаются сразу несколько триггеров. Однако переключение этих триггеров происходит не одновременно, а с некоторой задержкой относительно друг друга. Это приводит к задержке в установлении выходного кода после по­ступления счетного импульса на вход С. При большом числе разрядов счетчика задержка выходного сигнала может быть значительной и сравнимой с периодом поступления счетных импульсов на вход Ci.

Как видно из временных диаграмм, приведенных на рис. 14.2 я, триггеры в асинхронном последовательном счетчике работают с различной частотой

Таблица 14.1 Состояния выходов четырехразрядного асинхронного двоичного счетчика

я

а

а

Q,

Ci

п

Q,

6,

Q,

6,

о

о

о

0

0

8

1

0

0

0

1

о

о

0

1

9

1

0

0

1

2

о

о

1

0

10

1

0

1

0

3

о

о

1

1

11

1

0

1

1

4

о

i

0

0

12

1

1

0

0

5

о

i

0

1

13

1

1

0

1

6

о

i

. 1

0

14

1

1

1

0

7

о

i

1

1

15

1

1

1

1

Рис. 14.3 Схемы одноразрядных синхронных счетчиков’ суммирующего (а) и вычитающего (б)

Синхронные счетчики. Для построения синхронных счетчиков используют различные типы счетных синхронных триггеров. Схемы одноразрядных синхрон­ных счетчиков приведены на рис. 14.3. Эти схемы реализованы на синхронных счетных триггерах и логических элементах И для формирования сигналов перено­са Р или займа Z. Схема одноразрядного синхронного суммирующего счетчика, приведенная на рис. 14.3 а, реализована подключением счетного входа С, к счет­ному входу триггера, а для формирования сигнала переноса Р использовано логи­ческое произведение сигнала разрешения счета V и выходного сигнала Q, т. е. Р= VQ. Переключение триггера происходит по положительному перепаду сигнала на входе С и при наличии сигнала разрешения на входе V. При этом на выходе триггера Q и выходе переноса Р устанавливаются уровни логической единицы. При отрицательном перепаде сигнала на входе С состояние триггера не изменяет­ся. Очередное переключение триггера произойдет только по новому положитель­ному перепаду импульса на входе С, при наличии сигнала разрешения на входе V. Таким образом, счетная ячейка обеспечивает синхронное деление на два частоты входных импульсов.

Двоичная вычитающая ячейка от­личается от суммирующей тем, что пря­мой выход Q заменен на инверсный вы­ход Q. На выходе такой ячейки форми­руется сигнал займа Z = VQ.

Одноразрядный реверсивный счет­чик реализуется по схеме, приведенной на рис. 14.4. Для изменения направ­ления счета и формирования сигналов переноса или займа использована ло­гическая схема 2И-ИЛИ. Для изменения направления счета введен специальный вход UID (Up/Down): при UID= схема работает аналогично счетчику, изобра-

Рис. 14.4 Одноразрядный синхронный реверсивный счетчик

женному на рис. 14.3 б, т. е. является суммирующим счетчиком, а при U/D= 0 она аналогична схеме, изображенной на рис. 14.3 б, т. е. переходит в режим вычита­ния. Использование этих ячеек позволяет реализовать многоразрядные синхрон­ные счетчики.

Схема четырехразрядного суммирующего двоичного синхронного счетчика с параллельным переносом приведена на рис. 14.5. Она отличается от счетчиков с каскадным соединением разрядов тем, что счетные импульсы поступают на так­товые входы С всех триггеров счетчика одновременно. При этом сигналы раз­решения счета формируются в логических элементах И как произведение сигнала разрешения счета V и сигналов Q с прямых выходов всех предыдущих триггеров.

Быстродействие счетчиков с параллельным переносом выше быстродействия декадных счетчиков. Минимальный период следования синхроимпульсов опреде­ляется суммой

где Тт — время задержки триггера, Тд — время задержки логической схемы. По сравнению с последовательным счетчиком максимальная частота счета параллель­ного счетчика увеличивается примерно в (и-1) раз и не зависит от числа каска­дов. В некоторых случаях функцию логических элементов можно реализовать на внутренних элементах триггера, тогда можно считать, что т„ = 0 и быстродействие счетчика зависит только от задержки триггера, т. е. 7ст=Тт.

Регистры сдвига. Триггерным регистром сдвига называют совокупность триг­геров с определенными связями между ними, при которых они действуют как единое устройство. В регистрах сдвига организация этих связей такова, что при подаче тактового импульса, общего для всех триггеров, выходное состояние каж­дого триггера сдвигается в соседний. В зависимости от организации связей этот сдвиг может происходить влево или вправо:

Рис.-триггерах. В этой схеме каждый выход Q триггера соединен со входом S последующего разряда, а каждый выход Q — с входом R. Тактовые входы всех триггеров соединены вместе, и поступление сиг­нала синхронизации осуществляется одним общим импульсом через логический элемент И-НЕ (DD7). Состояние первого триггера определяется входными сигна­лами на входах Х и XI логического элемента И-НЕ (DD5). На вход XI подается текущая информация, а на вход Х2 сигнал разрешения ее передачи. Логические элемент НЕ (DD6) используется для инвертирования входного сигнала, подавае­мого на вход S.

На рис. 14.6 б приведены временные диаграммы выходных сигналов триг­геров, а в табл. 14.2 — состояния регистра сдвига при записи в первый разряд регистра единичного сигнала. Если при поступлении первого тактового импульса на входах XI и XI установлены сигналы Х~=Х1=, которые затем снимаются к приходу второго тактового импульса, то в результате в первый триггер будет записан сигнал Q = 1. С приходом второго тактового импульса в первый триггер

Рис. 14.6. Схема регистра сдвига (а) и его выходные сигналы (б)

Таблица 142

Состояние выходов четырехразрядного счетчика Джонсона

л

е,

Q,

Q,

Q,

о

i

о

о

о

1

о

i

о

о

2

о

о

1

о

3

о

о

о

i

Рис.Ю) можно реализовать последова­тельным соединением одного счетного триггера и кольцевого счетчика из пяти триггеров.

Основным недостатком кольцевых счетчиков является их низкая помехозащи­щенность. Например, если под действием помехи исчезнет записанная в счетчик единица, то все триггеры окажутся в нулевом состоянии и счетчик работать не сможет. Для устранения подобных сбоев используются различные способы кор­рекции состояния счетчика. Схема счетчика с автоматической коррекцией состоя­ния приведена на рис. 14.8. В этой схеме независимо от того, в каком состоянии после включения окажутся триггеры, после четырех тактовых импульсов на входе С установится требуемое выходное состояние (1000).

Счетчики Джонсона. Разновидностью кольцевых счетчиков являются счетчи­ки Джонсона. В этих счетчиках вход регистра, соединен не с выходом б, а с инвер­сным выходом Q. В результате, когда на вход счетчика поступают тактовые им­пульсы, то вначале все разряды счетчика заполняются единицами, а затем — ну­лями. Схема четырехразрядного счетчика Джонсона приведена на рис. 14.9, а состояние его выходов приведено в табл. 14.3.

Таблица 14.3 Состояние выходов четырехразрядного счетчика Джонсона

и

е.

е,

Q.

S.

п

е.

G,

е,

е,

о

i

•о

0

0

4

о

1

i

i

1

i

i

0

0

5

о

0

i

i

2

i

i

1

0

6

о

0

о

i

3

i

i

1

1

7

о

0

о

о

Как следует из табл. 14.3, модуль счета счетчика Джонсона в два раза больше модуля счета простого кольцевого счетчика, т. е. -Кс=2″. В счетчике Джонсона, как и в других кольцевых счетчиках, могут быть сбои, вызванные помехами. Для кор­рекции нарушений, вызванных сбоями, также используются способы, с помощью которых производится переход из любой запрещенной комбинации в одну из раз­решенных.

Счетчики Джонсона широко используются в делителях частоты импульсов, генераторах случайных чисел, в устройствах памяти и др. На базе счетчика Джон­сона можно легко реализовать счетчики с любым четным модулем счета. При необходимости иметь нечетное значение модуля счета можно на вход первого разряда подавать вместо сигнала g„ сигнал QnQn i, как показано на рис. 14.96. При этом из набора выходных состояний счетчика Джонсона исключается одна кодовая комбинация, составленная из нулей.

Двоично-десятичные, или декадные счетчики могут быть реализованы на базе двоичных счетчиков при помощи взаимной связи между отдельными триггерами, входящими в счетчик. Схема декадного счетчика, построенная на базе рассмот­ренного ранее четырехразрядного двоичного счетчика (рис. 14.2), изображена на рис. 14.10 а. В этом счетчике взаимные соединения триггеров выполнены так, что первые девять счетных импульсов повторяют выходные сигналы триггеров для двоичного счетчика. Последний счетный импульс возвращает с счетчик в исход­ное состояние. Сигналы на выходах такого триггера приведены на рис. 14.106.

Рис. 14.9. Схема четырехразрядного счетчика Джонсона с четным (а) и нечетным (б) модулем счета

Рис 14 10 Схема декадного счетчика на счетных триггерах (а) и сигналы на его выходах (б)

Как следует из временной диаграммы, сигналы на выходах счетчика для девя­ти импульсов совпадают с временной диаграммой, приведенной на рис 14 2 в. Однако десятый импульс, вместо того чтобы установить счетчик в состояние 1010, как у двоичного счетчика, через дополнительные элементы и обратные связи воз­вращает четвертый триггер в нулевое состояние (Q^O) и препятствует установке второго триггера в единичное состояние, сохраняя его нулевое состояние (Qt^O) В результате после десяти импульсов состояние декадного счетчика будет такое же, как и до начала счета

Это обеспечивается блокированием второго, а значит, и третьего триггера через элемент DD5 с выхода DD4, а также переключением триггера DD4 через элементы DD6 и DD7 отрицательным перепадом с выхода Q Выходные состоя­ния декадного счетчика приведены в табл 144 Такой десятичный счетчик обо­значают как «8 + 2», поскольку выход Q^ сохраняет нулевое состояние на протяже­нии первых восьми входных пульсов и переключается в единичное состояние во время действия двух последних импульсов. сохраняет нулевое состояние на протяже­нии первых восьми входных пульсов и переключается в единичное состояние во время действия двух последних импульсов. К таким счетчикам относятся многие интегральные десятичные счетчики, такие как К155ИЕ2 и др

Подобным образом можно сформировать счетчик с любым модулем счета Кс Если используется счетчик из п триггеров на 2″ возможных состояний, то за счет Таблица 14.4 Состояние выходов десятичного счетчика

п

а

Q,

0-г

е,

п

е.

Q,

<2г

е,

о

о

о

о

о

5

о

1

0

i

1

о

о

о

1

6

0

1

1

о

2

о

о

1

о

7

0

1

1

i

3

о

о

1

1

8

1

0

0

о

4

о

1

о

о

9

1

0

0

i

обратных связей с дополнительными логическими элементами можно получить любое значение Кс<2″.

Максимальная частота / ., МГц»»

К155ИЕ5

ТТЛ

Асинхронный двоичный

16

10

К555ИЕ18

ттлш

Синхронный двоичный

16

25

К155ИЕ7

ТТЛ

Реверсивный двоичный

16

25

К561ИЕ8

КМОП

Счетчик Джонсона с дешифратором

10

2

К561ИЕ11

КМОП

Двоичный реверсивный

16

5

К500ИЕ137

ЭСЛ

Синхронный реверсивный десятичный

10

125

Таблица 146 Параметры интегральных микросхем регистров

Наименование регистра

Тип логики

Функциональное назначение

Максимальная тактовая частота, МГц

К155ИР1

ТТЛ

Четырехразрядный сдвиговой

25

К155ИР13

ТТЛ

Универсальный восьмиразрядный синхронный сдвиговой

30

К531ИР11

ттлш

Четырехразрядный сдвиговой

70

К561ИР9

кмоп

Четырехразрядный последовательно-параллельный

5

К500ИР141

эсл

Универсальный четырехразрядный сдвиговой

150

низкий и максимальная частота счета /„акс- Большинство перечисленных парамет­ров определяется серией микросхем и типом применяемой логики.

Интегральные микросхемы регистров. В наименовании регистров их функцио­нальное назначение обозначается буквами ИР. В остальном условное обозначение регистров совпадает с обозначением счетчиков. В табл. 14.6 приведены некоторые типы регистров различных серий

Лекция 12 Счетчики импульсов, регистры

7.6. Счетчики
импульсов

Счетчиками импульсов
называются устройства, осуществляющие
счет числа импульсов, сохранение и
выдачу результатов этого счета. Как
правило, информация о числе импульсов
представляется в двоичной системе
счисления. Счетчики подразделяются на
простые и реверсивные. В свою очередь
простые счетчики подразделяются на
суммирующие и вычитающие. Суммирующие
счетчики производят счет импульсов в
прямом направлении, т.е. их суммируют.
Вычитающий счетчик, наоборот, осуществляет
счет импульсов в обратном направлении,
т.е. их вычитает. Реверсивные счетчики
могут выполнять операции счета как в
прямом, так и в обратном направлениях.

Счетчики строятся
на базе Т-триггеров,
включенных последовательно. Их число
определяется разрядом двоичной системы
счисления максимальной величины, до
которой необходимо производить счет
числа импульсов. Например, если счет
ведется до 15, то счетчик состоит из
четырех триггеров, если счет ведется
до 31, то число триггеров в счетчике –
5.

На рис. 7.22,а приведена
схема двоичного суммирующего счетчика,
осуществляющего счет до 7 импульсов. В
этой схеме используются Т-триггеры,
для которых временная диаграмма
представлена на рис. 7.18. Прямые выходы
каждого предыдущего триггера соединены
с входом последующего. И с них снимается
информация о числе импульсов. Принцип
действия этого счетчика иллюстрируется
временными диаграммами на рис. 7.23.

Перед началом
счета необходимо “обнуление” счетчика,
для чего на объединенные установочные
входы R
триггеров подается импульс. После
окончания действия первого импульса
на входе Т
счетчика первый триггер переходит в
состояние “1”. После прохождения второго
импульса он возвращается в состояние
“0”, а состояние второго триггера
становится “1”, поскольку он воспринимает
как входную, информацию с выхода
предыдущего, первого триггера. Подобным
образом происходит переключение
состояний триггеров счетчиков по мере
поступления импульсов на его вход. После
окончания действия седьмого импульса
на всех вы-

Рисунок
7.22. Схемы бинарных счетчиков:

а
— работающего на сложение, б — работающего
на вычитание

Рисунок
7.23. Временные диаграммы, иллюстрирующие

работу
счетчика на сложение

водах
счетчика будут зафиксированы “1”, а
после восьмого импульса счетчик
будет “обнулен”, т.е. будет подготовлен
к очередному счету семи импульсов.
Состояния всех триггеров после окончания
очередного, n-го
импульса, видны из временных диаграмм.
Эти состояния также представлены в
табл. 7.10, из которой видно, что на
выходах Q,
Q
и Q3
фиксируются данные, соответствующие
разряду двоичной системе счисления, о
числе импульсов, поступивших на вход
счетчика.

Как следует из
анализа временных диаграмм рис. 7.23,
частота следования импульсов на выходе
каждого последующего триггера уменьшается
вдвое по сравнению с частотой импульсов
на входе счетчика. Это позволяет
использовать Т-триггеры
для построения делителей частоты.
Очевидно, кратность деления определяется
числом последовательно включенных
триггеров.

Схема двоичного
счетчика импульсов, работающего на
вычитание, приведена на рис. 7.22,б. В этой
схеме информация на Т-входы
каждого последующего триггера подается
с инверсных выходов предыдущих триггеров.
Информация о числе импульсов снимается
с прямых выходов триггеров. Перед
началом счета на выходе всех триггеров
должны быть установлены “1”, для чего
на объединенный установочный вход
S
подается импульс. Табл. 7.11 отражает
состояния трехразрядного счетчика со
схемой рис. 7.22,б.

По схемам, аналогичным
рис. 7.22, строятся также счетчики на
Т-триггерах, состояния которых изменяются
в момент поступления входного импульса.
Отличие заключается лишь в том, что при
использовании таких триггеров схемой
рис. 7.22.а обеспечивается вычитание и,
поэтому асинхронный вход R
заменяется на S, а схемой
рис. 7.22.б обеспечивается суммирование
и асинхронный вход S
заменяется на R. На рис.
7.24 приведены временные диаграммы
счетчика, построенного по схеме рис.
7.22.а, а на Т-триггерах, состояние которых
изменяется при поступлении входного
импульса. Нетрудно видеть, что такому
счетчику соответствует таблица состояний
7.11.

Рисунок 7.24.
Временные диаграммы,

иллюстрирующие
работу счетчика на вычитание

Реверсивные
счетчики обычно имеют два входа:
суммирующие и вычитающие. Схемные
обозначения таких счетчиков приведено
на рис. 7.25. Однако выпускаются реверсивные
счетчики с одним информационным входом,
а их работа на сложение или вычитание
определяется информацией, подаваемой
на специальный вход управления. Такие
счетчики выполняются как электрически
управляемая микросхема: при подаче на
вход управления «1» счетчик работает
на сложение; если на этом входе «0»,
счетчик работает на вычитание. Подаваемой
на управляемый вход информацией
обеспечивается переключение между
прямыми и инверсными выходами триггеров,
что необходимо для осуществления
реверса.

Рисунок
7.25. Схемное обозначение реверсивного
счетчика

Рисунок 7.26.
Счетчик, фиксирующий десятый импульс:

а – схема счетчика,
б — схемное обозначение

Таблица 7.12

импульса

Q

Q

Q

Q

7

0

1

1

1

8

1

0

0

0

8

1

1

1

0

9

1

1

1

1

10

0

0

0

0

При построении
счетчиков, использующих систему
счисления, отличную от двоичной,
используются обратные связи. Широкое
применение нашли счетчики, фиксирующие
каждый десятый импульс. В их состав
входят четыре Т-триггера,
соединенных по схеме рис. 7.22,а. Состояние
такого счетчика до седьмого импульса
не отличается от состояния суммирующего
счетчика, показанного в табл. 7.10. После
прохождения восьмого импульса вначале
первые три триггера переходят в состояние
“0”, а четвертый в состояние “1”. Однако
по цепи обратной связи логическая “1”
с выхода четвертого триггера подается
на установочные входы S
второго и
третьего триггеров, после чего их
состояния становятся “1”. Этот переход
отражен в табл. 7.12 двумя строками – 8
и 8. После прохождения девятого импульса
все триггеры переходят в состояние “1”,
а после десятого – в состояние “0”.
Включением в состав счетчика
четырехвходового логического элемента
“И-НЕ”, на вход которого подается
информация с выходов триггеров,
достигается появление на выходе счетчика
“1” после прохождения каждого десятого
импульса. Схемное обозначение такого
счетчика приведено на рис. 7.26,б.

7.7. Регистры

Регистрами называют
устройства, предназначенные для приема,
хранения и передачи информации,
представленной в виде двоичного числа.
В отличие от триггеров эти операции
производятся с информацией, содержащей
n-разрядов.
Регистры строятся с использованием
синхронных D-триггеров,
число которых определяется разрядом
числа, подлежащего хранению. В зависимости
от характера ввода информации различают
параллельные и последовательные
регистры.

Рисунок
7.27. Схема параллельного регистра

В параллельном
регистре информация поступает на все
n триггеров
одновременно по параллельным n
каналам, как показано на рис. 7.27 для n
= 3. Ее ввод в регистр осуществляется
подачей тактового импульса на объединенный
синхронный вход С. Регистр запоминает
информацию, поскольку каждый его триггер
переходит в состояние, соответствующее
той информации, которая была на входе
триггера в момент подачи тактового
импульса. Отсутствие логической “1”
на синхронном входе защищает регистр
от попадания в него ложной информации.
На выходе каждого D-триггера
включают двухвходовые элементы “И”,
на вторые входы которых подается импульс
при съеме информации и передаче ее по
n параллельным каналам.

Рисунок
7.28. Схема последовательного регистра

Рисунок
7.29. Временные диаграммы, иллюстрирующие

работу
последовательного регистра

В последовательном
регистре D-триггеры
включены последовательно, как показано
на рис. 7.28 для n =
3. Регистр имеет один вход D,
на который подается информация по одному
каналу в виде последовательного кода,
т.е. в виде разнесенных во времени
логических “1” и “0”, начиная со старшего
разряда, как показано на временной
диаграмме рис. 7.29. Ввод информации в
регистр осуществляется подачей на
объединенный синхронный вход триггеров
ряда тактовых импульсов, число которых
равно разряду числа, подлежащего вводу
в регистр. Причем в момент подачи
i-го
тактового импульса на входе D-триггера
должна быть информация, соответствующая
(n + 1 – i) –
му разряду числа. Таким образом, с подачей
последовательности тактовых импульсов
вводимая информация постоянно “сдвигается”
по цепочке триггеров и после окончания
последнего, n-го импульса
триггеры будут находиться в таких
состояниях, что состояние входного
триггера будет
соответствовать первому разряду числа,
а последнего – старшему разряду. В связи
с такой последовательностью введения
информации последовательные регистры
часто называют регистрами сдвига.
Временные диаграммы рис. 7.29 показывают
введение в такой регистр числа 101.

Съем информации
с последовательного регистра может
быть осуществлен как в виде последовательного
кода, так и в виде параллельного (на один
канал или n каналов).
На параллельные каналы съем производится
с выходов Q
каждого триггера. С этой целью должен
подаваться один тактируемый импульс
на входы логических элементов “И”,
устанавливаемых на выходах Q
триггеров, как и в схеме рис. 7.27. Съем
информации в виде последовательного
кода производится с выхода Q
выходного триггера. Для ее передачи в
канал на объединенный синхронный вход
триггеров подается n
тактируемых импульсов, в результате
чего информация такт за тактом сдвигается
в направлении к выходу регистра. При
этом информация в регистре не сохраняется.
Следует отметить, что последовательный
регистр, кроме хранения информации,
позволяет ее преобразовывать из
последовательного кода в параллельный.

Рисунок
7.30. Схемное обозначение регистров:

а
— параллельного, б — последовательного

На рис. 7.30 представлены
схемные обозначения параллельного и
последовательного регистров.

Счетчик импульсов на микросхеме CD4026 до 10, 100, 1000

 Если перед вами стоит задача реализовать счетчик импульсов, с подсчетом десятков, сотен или тысяч, то для этого достаточно воспользоваться готовой сборкой — микросхемой CD4026. Благо микросхема практически сводит на нет все заботы по поводу обвязки микросхемы и дополнительных согласующих элементов. При этом один счетчик CD4026 способен «считать» только лишь до 10, то есть если нам необходимо считать до 100, то мы используем 2 микросхемы, если до 1000 то 3 и т.д. Что же, давайте пару слов о самой микросхеме и о ее функционале.

Описание работы счетчика CD4026

Первоначально приведем внешний вид и функциональное обозначение выводов на микросхеме счетчике

Не смотря на то, что все на английском, в принципе здесь все понятно! Показания счетчика увеличиваются каждый раз на 1 единицу, когда на контакт «clock» приходит положительный импульс. При этом на выходах с a-g появляется напряжение, которое при подаче на 7 сегментный индикатор и будет отображать количество импульсов.

Контакт «reset» сбрасывает показания подсчета при замыкании на +.

Контакт «disable clock» также должен быть соединен на землю.

Контакт «enable display» по факту 3 контакт должен быть подключен к плюсу.

Контакт «÷10» по факту 5 выход, направляет сигнал о переполнении счетчика, дабы к нему можно было подключить аналогичный счетчик и начать отсчет для 10, 100,1000…

Контакт «not 2» принимает значениние LOW тогда и только тогда, когда значение счётчика — 2. В остальных случаях HIGH.

Рабочее напряжение питания микросхемы: 3—15 В. то есть она имеет встроенный стабилизатор. Теперь о том, как подключить эту микросхему в сборку, то есть о принципиальной схеме.

Схема подключения счетчика импульсов на микросхеме CD4026

Взгляните на схему. В ней ведется подсчет световых импульсов изменения сопротивления для фоторезистора. В качестве фоторезистора можно применить скажем фоторезистор 5516. Итак, за счет изменения сопротивления, смещается и потенциал на базе транзистора. В итоге, начинает протекать ток по цепи коллектор — эмиттер, а значит на вход 1 микросхемы подается импульс, который и подлежит подсчету.
 Как только первая микросхема отсчитывает 1 десяток, то на выводе 5 появляется один импульс о «переполнении» счетчика. В конечном счете этот импульс подается на вторую микросхему, которая работает по точно такому же принципу. Но в этом случае микросхема уже считает не единицы, а десятки. Если же добавить 3 микросхему, то это будут сотни и т.д.

Для сброса на 0, достаточно подать плюс на ножки 15 микросхем. Микросхема предназначена для работы с 7 сегментным индикатором. При подаче на один из выводов этого индикатора, мы получаем нужную нам цифру. Взгляните на таблицу…

 В заключении еще раз хотелось бы сказать, что счетчик импульсов в данном случае функционален, при этом потребует от вас минимальных затрат и знаний. Что еще немаловажно, схема не нуждается в настройке, по крайнем мере цифровая часть. Единственное быть может придется «поиграться» с резисторами и фоторезистором на входе.

Применяем калькулятор в качестве счетчика импульсов для разных устройств. Счетчик импульсов на ЖКИ Счетчик импульсов своими руками схемы

Счетчик импульсов
— это последовательностное цифровое устройство, обеспечивающее хранение слова информации и выполнение над ним микрооперации счета, заключающейся в изменении значения числа в счетчике на 1. По существу счетчик представляет собой совокупность соединенных определенным образом триггеров. Основной параметр счетчика — модуль счета. Это максимальное число единичных сигналов, которое может быть сосчитано счетчиком. Счетчики обозначают через СТ (от англ. counter).

Счетчики импульсов классифицируют

● по модулю счета:
. двоично-десятичные;
. двоичные;
. с произвольным постоянным модулем счета;
. с переменным модулем счета;
. по направлению счета:
. суммирующие;
. вычитающие;
. реверсивные;
● по способу формирования внутренних связей:
. с последовательным переносом;
. с параллельным переносом;
. с комбинированным переносом;
. кольцевые.

Суммирующий счетчик импульсов

Рассмотрим суммирующий счетчик (рис. 3.67, а
). Такой счетчик построен на четырех JK-триггерах, которые при наличии на обоих входах логического сигнала «1» переключаются в моменты появления на входах синхронизации отрицательных перепадов напряжения.

Временные диаграммы, иллюстрирующие работу счетчика, приведены на рис. 3.67, б
. Через К си обозначен модуль счета (коэффициент счета импульсов). Состояние левого триггера соответствует младшему разряду двоичного числа, а правого — старшему разряду. В исходном состоянии на всех триггерах установлены логические нули. Каждый триггер меняет свое состояние лишь в тот момент, когда на него действует отрицательный перепад напряжения.

Таким образом, данный счетчик реализует суммирование входных импульсов. Из временных диаграмм видно, что частота каждого последующего импульса в два раза меньше, чем предыдущая, т. е. каждый триггер делит частоту входного сигнала на два, что и используется в делителях частоты.

Трехразрядный вычитающий счетчик с последовательным переносом

Рассмотрим трехразрядный вычитающий счетчик с последовательным переносом, схема и временные диаграммы работы которого приведены на рис. 3.68.
{xtypo_quote}В счетчике используются три JK-триггера, каждый из которых работает в режиме Т-триггера (триггера со счетным входом).{/xtypo_quote}

На входы J и К каждого триггера поданы логические 1, поэтому по приходу заднего фронта импульса, подаваемого на его вход синхронизации С, каждый триггер изменяет предыдущее состояние. Вначале сигналы на выходах всех триггеров равны 1. Это соответствует хранению в счетчике двоичного числа 111 или десятичного числа 7. После окончания первого импульса F первый триггер изменяет состояние: сигнал Q 1 станет равным 0, a ¯ Q 1 − 1.

Остальные триггеры при этом свое состояние не изменяют. После окончания второго импульса синхронизации первый триггер вновь изменяет свое состояние, переходя в состояние 1, (Q x = 0). Это обеспечивает изменение состояния второго триггера (второй триггер изменяет состояние с некоторой задержкой по отношению к окончанию второго импульса синхронизации, так как для его опрокидывания необходимо время, соответствующее времени срабатывания его самого и первого триггера).

После первого импульса F счетчик хранит состояние 11О. Дальнейшее изменение состояния счетчика происходит аналогично изложенному выше. После состояния 000 счетчик вновь переходит в состояние 111.

Трехразрядный самоостанавливающийся вычитающий счетчик с последовательным переносом

Рассмотрим трехразрядный самоостанавливающийся вычитающий счетчик с последовательным переносом (рис. 3.69).

После перехода счетчика в состояние 000 на выходах всех триггеров возникает сигнал логического 0, который подается через логический элемент ИЛИ на входы J и К первого триггера, после чего этот триггер выходит из режима Т-триггера и перестает реагировать на импульсы F.

Трехразрядный реверсивный счетчик с последовательным переносом

Рассмотрим трехразрядный реверсивный счетчик с последовательным переносом (рис. 3.70).

В режиме вычитания входные сигналы должны подаваться на вход Т в. На вход Т с при этом подается сигнал логического 0. Пусть все триггеры находятся в состоянии 111. Когда первый сигнал поступает на вход Т в, на входе Т первого триггера появляется логическая 1, и он изменяет свое состояние. После этого на его инверсном входе возникает сигнал логической 1. При поступлении второго импульса на вход Т в на входе второго триггера появится логическая 1, поэтому второй триггер изменит свое состояние (первый триггер также изменит свое состояние по приходу второго импульса). Дальнейшее изменение состояния происходит аналогично. В режиме сложения счетчик работает аналогично 4-разрядному суммирующему счетчику. При этом сигнал подается на вход Т с. На вход Т в подается логический 0.
В качестве примера рассмотрим микросхемы реверсивных счетчиков (рис: 3.71) с параллельным переносом серии 155 (ТТЛ):
● ИЕ6 — двоично-десятичный реверсивный счетчик;
● ИЕ7 — двоичный реверсивный счетчик.

Направление счета определяется тем, на какой вывод (5 или 4) подаются импульсы. Входы 1, 9, 10, 15 — информационные, а вход 11 используется для предварительной записи. Эти 5 входов позволяют осуществить предварительную запись в счетчик (предустановку). Для этого нужно подать соответствующие данные на информационные входы, а затем подать импульс записи низкого уровня на вход 11, и счетчик запомнит число. Вход 14 — вход установки О при подаче высокого уровня напряжения. Для построения счетчиков большей разрядности используются выходы прямого и обратного переноса (выводы 12 и 13 соответственно). С вывода 12 сигнал должен подаваться на вход прямого счета следующего каскада, а с 13 — на вход обратного счета.

2006 г.

Для расчёта электрической энергии, потребляемой за определённый период времени, необходимо интегрировать во времени мгновенные значения активной мощности. Для синусоидального сигнала мощность равна произведению напряжения на ток в сети в данный момент времени. На этом принципе работает любой счётчик электрической энергии

2006 г.

Установка и подключение электро-счетчика не вызывает затруднений. Щиток со счетчиком надо установить на четырех роликах (по углам щитка) в комнате, в близи того места, откуда проходит электропроводка от общего квартирного счетчика

2012 г.

Это устройство следит за использованием бытовой электросети и записывает показания на SD карту памяти. Простые аналоговые усилители усиливают сигнал с датчиков напряжения и тока, и, исходя из полученных, данных микроконтроллер ATmega168 вычисляет потребляемую мощность. Напряжение и ток измеряется с частотой 9615Гц, так что показания должны быть точными даже на несинусоидальных нагрузках, таких как компьютеры или люминесцентные лампы.

СЧЁТЧИК НА МИКРОКОНТРОЛЛЕРЕ

Во многих устройствах техники и автоматики всё ещё установлены механические счетчики. Они считают количество посетителей, продукцию на конвейере, витки провода в намоточных станках и так далее. В случае выхода из строя найти такой механический счетчик непросто, а отремонтировать невозможно ввиду отсутствия запчастей. Предлагаю заменить механический счетчик электронным с использованием микроконтроллера PIC16F628A.

Электронный счетчик получается слишком сложным, если строить его на микросхемах серий К176, К561. особенно если необходим реверсивный счет. Но можно построить счетчик всего на одной микросхеме — универсальном микроконтроллере PIC16F628A, имеющем в своем составе разнообразные периферийные устройства и способном решать широкий круг задач.

Вот и недавно меня попросил человек сделать счётчик импульсов на много разрядов. Я отказался от светодиодных индикаторов, так как они занимают много места и потребляют немало энергии. Поэтому реализовал схему на LCD. Счётчик на микроконтроллере может замерять входные импульсы до 15 знаков разрядности. Два первых разряда отделены точкой. EEPROM не использовалась, потому что не было необходимости запоминать состояние счётчика. Так-же имеется функция обратного счёта — реверса. Принципиальная схема простого счетчика на микроконтроллере:

Счетчик собран на двух печатных платах из фольгированного стеклотекстолита. Чертёж приведён на рисунке.

На одной из плат установлены индикатор LCD, на другой — 4 кнопки, контроллер и остальные детали счетчика, за исключением блока питания. Скачать платы и схему счётчика в формате Lay, а так-же прошивку микроконтроллера можно на форуме. Материал предоставил Samopalkin.

Счётчик на микроконтроллере довольно прост для повторения и собран на популярном МК PIC16F628A с выводом индикации на 4 семисегментных светодиодных индикатора. Счётчик имеет два входа управления: «+1» и «-1», а также кнопку «Reset». Управление схемой нового счётчика реализовано таким образом, что как бы долго или коротко не была нажата кнопка входа, счёт продолжится только при её отпускании и очередном нажатии. Максимальное количество поступивших импульсов и соответственно показания АЛС — 9999. При управлении на входе «-1» счёт ведётся в обратном порядке до значения 0000. Показания счётчика сохраняются в памяти контроллера и при отключении питания, что сохранит данные при случайных перебоях питающего напряжения сети.

Принципиальная схема реверсивного счётчика на микроконтроллере PIC16F628A:

Сброс показаний счётчика и одновременно состояния памяти в 0, осуществляется кнопкой «Reset». Следует помнить, что при первом включении реверсивного счётчика на микроконтроллере, на индикаторе АЛС может высветиться непредсказуемая информация. Но при первом же нажатии на любую из кнопок информация нормализируется. Где и как можно использовать эту схему — зависит от конкретных нужд, например установить в магазин или офис для подсчёта посетителей или как индикатор намоточного станка. В общем думаю, что этот счётчик на микроконтроллере кому-нибудь принесёт пользу.

Если у кого-то под рукой не окажется нужного индикатора АЛС, а будет какой-нибудь другой (или даже 4 отдельных одинаковых индикатора), я готов помочь перерисовать печатку и переделать прошивку. В архиве на форуме схема, плата и прошивки под индикаторы с общим анодом и общим катодом. Печатная плата показана на рисунке ниже:

Имеется также новая версия прошивки для счётчика на микроконтроллере PIC16F628A. при этом схема и плата счётчика остались прежними, но поменялось назначение кнопок: кнопка 1 — вход импульсов (например, от геркона), 2 кнопка включает счёт на вычитание входных импульсов, при этом на индикаторе светится самая левая точка, 3 кнопка — сложение импульсов — светится самая правая точка. Кнопка 4 — сброс. В таком варианте схему счётчика на микроконтроллере можно легко применить на намоточном станке. Только перед намоткой или отмоткой витков нужно сначала нажать кнопку «+» или «-«. Питается счётчик от стабилизированного источника напряжением 5В и током 50мА. При необходимости можно питать от батареек. Корпус зависит от ваших вкусов и возможностей. Схему предоставил — Samopalkin

Как и триггеры, счетчики совсем необязательно составлять из логических элементов вручную – сегодняшняя промышленность выпускает самые разнообразные счетчики уже собранные в корпуса микросхем. В этой статье я не буду останавливаться на каждой микросхеме-счетчике отдельно (в этом нет необходимости, да и времени займет слишком много), а просто кратко рассажу на что можно рассчитывать, во время решения тех или иных задач цифровой схемотехники. Тех же, кого интересует конкретные типы микросхем-счетчиков, я могу отправить к своему далеко неполному справочнику
по ТТЛ и КМОП микросхемам.

Итак, исходя из полученного в предыдущем разговоре опыта, мы выяснили один из главных параметров счетчика – разрядность. Для того, чтобы счетчик смог считать до 16 (с учетом нуля – это тоже число) нам понадобилось 4 разряда. Добавление каждого последующего разряда будет увеличивать возможности счетчика ровно вдвое. Таким образом, пятиразрядный счетчик сможет считать до 32, шести – до 64. Для вычислительной техники оптимальной разрядностью является разрядность, кратная четырем. Это не есть золотым правилом, но все же большинство счетчиков, дешифраторов, буферов и т.п. строятся четырех (до 16) или восьмиразрядными (до 256).

Но поскольку цифровая схемотехника не ограничивается одними ЭВМ, нередко требуются счетчики с самым различным коэффициентом счета: 3, 10, 12, 6 и т.д. К примеру, для построения схем счетчиков минут нам понадобится счетчик на 60, а его несложно получить, включив последовательно счетчик на 10 и счетчик на 6. Может нам понадобиться и большая разрядность. Для этих случаев, к примеру, в КМОП серии есть готовый 14-ти разрядный счетчик (К564ИЕ16), который состоит из 14-ти D-триггеров, включенных последовательно и каждый выход кроме 2 и 3-го выведен на отдельную ножку. Подавай на вход импульсы, подсчитывай и читай при необходимости показания счетчика в двоичном счислении:

К564ИЕ16

Для облегчения построения счетчиков нужной разрядности некоторые микросхемы могут содержать несколько отдельных счетчиков. Взглянем на К155ИЕ2 – двоично-десятичный счетчик
(по-русски – «счетчик до 10, выводящий информацию в двоичном коде»):

Микросхема содержит 4 D- триггера, причем 1 триггер (одноразрядный счетчик – делитель на 2) собран отдельно – имеет свой вход (14) и свой выход (12). Остальные же 3 триггера собраны так, что делят входную частоту на 5. Для них вход – вывод 1, выходы 9, 8,11. Если нам нужен счетчик до 10, то просто соединяем выводы 1 и 12, подаем счетные импульсы на вывод 14 а с выводов12, 9, 8, 11 снимаем двоичный код, который будет увеличиваться до 10, после чего счетчики обнулятся и цикл повторится. Составной счетчик К155ИЕ2 не является исключением. Аналогичный состав имеет и, к примеру, К155ИЕ4 (счетчик до 2+6) или К155ИЕ5 (счетчик до 2+8):

Практически все счетчики имеют входы принудительного сброса в «0», а некоторые и входы установки на максимальное значение. Ну и напоследок я просто обязан сказать, что некоторые счетчики могут считать и туда и обратно! Это так называемые реверсивные счетчики, которые могут переключаться для счета как на увеличение (+1), так и на уменьшение (-1). Так умеет, к примеру, двоично-десятичный реверсивный счетчик
К155ИЕ6:

При подаче импульсов на вход +1 счетчик будет считать вперед, импульсы на входе -1 будут уменьшать показания счетчика. Если при увеличении показаний счетчик переполнится (11 импульс), то прежде чем вернуться в ноль, он выдаст на вывод 12 сигнал «перенос», который можно подать на следующий счетчик для наращивания равзрядности. То же назначение и у вывода 13, но на нем импульс появится во время перехода счета через ноль при счете в обратном направлении.

Обратите внимание, что кроме входов сброса микросхема К155ИЕ6 имеет входы записи в нее произвольного числа (выводы 15, 1, 10, 9). Для этого достаточно установить на этих входах любое число 0 — 10 в двоичном счислении и подать импульс записи на вход С.

Цифровые счетчики

  • Изучив этот раздел, вы сможете:
  • Понимать работу схем цифрового счетчика и может:
  • Опишите действие асинхронных (пульсационных) счетчиков с помощью триггеров типа D.
  • • Вверх счетчики.
  • • Обратные стойки.
  • • Частотное деление.
  • Разберитесь в работе синхронных счетчиков.
  • Опишите общие функции управления, используемые в синхронных счетчиках.
  • • Счетчики BCD.
  • • Управление вверх / вниз.
  • • Включение / выключение.
  • • Предустановка и очистка.
  • Используйте программное обеспечение для моделирования работы счетчика.

Рис. 5.6.1 Четырехбитный асинхронный счетчик с повышением частоты

Рис. 5.6.2 Формы сигналов четырехбитного асинхронного повышающего счетчика

Асинхронные счетчики.

Счетчики, состоящие из нескольких триггеров, подсчитывают поток импульсов, подаваемых на вход CK счетчика. Выход представляет собой двоичное значение, значение которого равно количеству импульсов, полученных на входе CK.

Каждый выход представляет один бит выходного слова, которое в 74 серийных ИС счетчика обычно имеет длину 4 бита, а размер выходного слова зависит от количества триггеров, составляющих счетчик. Выходные строки 4-битного счетчика представляют значения 2 0 , 2 1 , 2 2 и 2 3 или 1,2,4 и 8 соответственно.Обычно они отображаются на схематических диаграммах в обратном порядке, с наименее значимым битом слева, это позволяет схематической диаграмме показать схему в соответствии с соглашением о том, что сигналы проходят слева направо, поэтому в этом случае вход CK слева.

Четырехбитный асинхронный счетчик с повышением частоты

На рис. 5.6.1 показан 4-битный асинхронный восходящий счетчик, построенный из четырех триггеров типа D, запускаемых положительным фронтом, подключенных в режиме переключения. Тактовые импульсы подаются на вход CK FF0, выход которого Q 0 обеспечивает выход 2 0 для FF1 после одного импульса CK.

Нарастающий фронт выхода Q каждого триггера запускает вход CK следующего триггера на половине частоты импульсов CK, подаваемых на его вход.

Затем выходы Q представляют собой четырехбитовый двоичный счет с Q 0 до Q 3 , представляющим от 2 0 (1) до 2 3 (8) соответственно.

Предполагая, что четыре выхода Q изначально имеют значение 0000, нарастающий фронт первого примененного импульса CK приведет к тому, что выход Q 0 перейдет в логическую 1, а следующий импульс CK вернет выход Q 0 в логическое состояние. 0, и при этом Q 0 перейдет с 0 на 1.

По мере того, как Q 0 (и вход CK FF1 становится высоким), это теперь сделает Q 1 высоким, что указывает на значение 2 1 (2 10 ) на выходах Q.

Следующий (третий) импульс CK заставит Q 0 снова перейти к логической 1, поэтому оба Q 0 и Q 1 теперь будут иметь высокий уровень, что делает 4-битный выход 1100 2 (3 10 с учетом того, что Q 0 является младшим значащим битом).

Четвертый импульс CK приведет к возврату Q 0 и Q 1 к 0, и поскольку Q 1 в это время станет высоким, это переключит FF2, сделав Q 2 высоким и обозначив 0010 2 (4 10 ) на выходах.

Таким образом, при чтении выходного слова справа налево выходы Q продолжают представлять двоичное число, равное количеству входных импульсов, полученных на входе CK FF0. Поскольку это четырехступенчатый счетчик, триггеры будут продолжать переключаться последовательно, и четыре выхода Q будут выводить последовательность двоичных значений от 0000 2 до 1111 2 (от 0 до 15 10 ) перед выходной сигнал возвращается к 0000 2 и снова начинает отсчет, как показано на диаграммах на рис.6.2.

Рис. 5.6.3 Четырехбитный асинхронный счетчик с понижением частоты

Четырехбитный асинхронный счетчик с понижением частоты

Чтобы вместо этого преобразовать счетчик вверх на рис. 5.6.1 в ВНИЗ, достаточно просто изменить соединения между триггерами. Принимая обе выходные линии и импульс CK для следующего триггера в последовательности от выхода Q, как показано на рисунке 5.6.3, счетчик, запускаемый положительным фронтом, будет вести обратный отсчет от 1111 2 до 0000 2 .

Хотя могут быть построены как повышающие, так и понижающие счетчики с использованием асинхронного метода распространения тактовых импульсов, они не широко используются в качестве счетчиков, поскольку становятся ненадежными при высоких тактовых частотах или когда большое количество триггеров соединено вместе, чтобы дать большие числа из-за эффекта пульсации часов.

Рис. 5.6.4 Детали временной диаграммы, показывающие пульсацию часов

Пульсация часов

Эффект пульсации часов в асинхронных счетчиках показан на рис. 5.6.4, который представляет собой увеличенную часть (импульс 8) на рис. 5.6.2.

На рис. 5.6.4 показано, как задержки распространения, создаваемые затворами в каждом триггере (обозначенные синими вертикальными линиями), складываются по ряду триггеров, чтобы сформировать значительную задержку между временем, в которое выходной сигнал изменяется в первом триггере (младший значащий бит) и последнем триггере (старший значащий бит).

Поскольку выходы Q 0 — Q 3 каждый изменяются в разное время, возникает ряд различных состояний выхода, поскольку любой конкретный тактовый импульс вызывает появление нового значения на выходах.

Например, при импульсе 8 CK выходы Q 0 — Q 3 должны измениться с 1110 2 (7 10 ) на 0001 2 (8 10 ), однако, что происходит на самом деле (чтение вертикальные столбцы единиц и нулей на рис. 5.6.4) означает, что выходные значения изменяются в течение периода примерно от 400 до 700 нс в следующей последовательности:

  • 1110 2 = 7 10
  • 0110 2 = 6 10
  • 0010 2 = 4 10
  • 0000 2 = 0 10
  • 0001 2 = 8 10

При импульсах CK, отличных от импульса 8, конечно, будут возникать разные последовательности, поэтому будут периоды, поскольку изменение значения пульсирует через цепочку триггеров, когда неожиданные значения появляются на выходах Q на очень короткое время .Однако это может вызвать проблемы, когда нужно выбрать конкретное двоичное значение, как в случае десятичного счетчика, который должен отсчитывать от 0000 2 до 1001 2 (9 10 ), а затем сбрасывать на 0000 2 по счету 1010 2 (10 10 ).

Эти кратковременные логические значения также вызовут серию очень коротких всплесков на выходах Q, поскольку задержка распространения одного триггера составляет всего около 100–150 нс. Эти выбросы называются «кратковременными выбросами», и хотя они не могут каждый раз достигать полного значения логической единицы, а также могут вызывать ложное срабатывание счетчика, их также следует рассматривать как возможную причину помех для других частей схемы.

Хотя эта проблема не позволяет использовать схему в качестве надежного счетчика, она все же полезна как простой и эффективный делитель частоты, где высокочастотный генератор обеспечивает входной сигнал, а каждый триггер в цепи делит частоту на два.

Счетчики синхронные

Синхронный счетчик обеспечивает более надежную схему для подсчета и для высокоскоростной работы, поскольку тактовые импульсы в этой схеме подаются на каждый триггер в цепи в одно и то же время.В синхронных счетчиках используются триггеры JK, поскольку программируемые входы J и K позволяют включать и отключать отдельные триггеры на различных этапах счета. Таким образом, синхронные счетчики устраняют проблему пульсаций часов, поскольку работа схемы синхронизируется с импульсами CK, а не с выходами триггеров.

Синхронный счетчик вверх

Рис. 5.6.5 Подключение синхронных часов

На рис. 5.6.5 показано, как тактовые импульсы применяются в синхронном счетчике.Обратите внимание, что вход CK применяется ко всем триггерам параллельно. Следовательно, поскольку все триггеры получают тактовый импульс в один и тот же момент, необходимо использовать какой-то метод, чтобы предотвратить одновременное изменение состояния всех триггеров. Это, конечно, приведет к тому, что выходы счетчика будут просто переключаться со всех единиц на все нули и обратно с каждым тактовым импульсом.

Однако с триггерами JK, когда оба входа J и K имеют логическую единицу, выход переключается при каждом импульсе CK, но когда J и K оба равны логическому 0, никаких изменений не происходит.

Рис. 5.6.6 Первые две ступени синхронного счетчика

На рис. 5.6.6 показаны две ступени синхронного счетчика. Двоичный выход берется с Q выходов триггеров. Обратите внимание, что на FF0 входы J и K постоянно подключены к логической 1, поэтому Q 0 будет изменять состояние (переключаться) при каждом тактовом импульсе. Это обеспечивает счет «единиц» для наименее значимого бита.

На FF1 входы J1 и K1 оба подключены к Q 0 , так что выход FF1 будет в режиме переключения только тогда, когда Q 0 также находится на логической 1.Поскольку это происходит только с чередующимися тактовыми импульсами, Q 1 будет переключать только четные тактовые импульсы, давая «двойки» на выходе Q 1 .

Таблица 5.6.1 показывает это действие, где видно, что Q 1 переключает тактовый импульс только тогда, когда J1 и K1 имеют высокий уровень, давая двухбитный двоичный счет на выходах Q (где Q 0 — это младший бит).

Однако при добавлении третьего триггера к счетчику прямое подключение от J и K к предыдущему выходу Q 1 не даст правильного счета.Поскольку Q 1 имеет высокий уровень при счете 2 10 , это будет означать, что FF2 будет переключаться на третий тактовый импульс, поскольку J2 и K2 будут иметь высокий уровень. Следовательно, тактовый импульс 3 даст двоичный счет 111 2 или 7 10 вместо 4 10 .

Рис. 5.6.7 Добавление третьей ступени

Для предотвращения этой проблемы используется логический элемент И, как показано на рис. 5.6.7, чтобы гарантировать, что J2 и K2 имеют высокий уровень только тогда, когда оба Q 0 и Q 1 находятся на логической 1 (т.е.е. при счете три). Только когда выходы находятся в этом состоянии, следующий тактовый импульс переключит Q 2 на логическую 1. Выходы Q 0 и Q 1 , конечно, вернутся к логическому 0 в этом импульсе, таким образом, будет получен счет 001. 2 или 4 10 (где Q 0 является младшим значащим битом).

Рис. 5.6.8 Четырехбитный синхронный счетчик с повышением частоты

На рис. 5.6.8 показано дополнительное стробирование для четырехступенчатого синхронного счетчика. Здесь FF3 переводится в режим переключения, делая J3 и K3 логической 1, только когда Q 0 Q 1 и Q 2 все находятся на логической 1.

Q 3 , следовательно, не переключится в свое высокое состояние до восьмого тактового импульса и будет оставаться на высоком уровне до шестнадцатого тактового импульса. После этого импульса все выходы Q вернутся к нулю.

Обратите внимание, что для работы этой базовой формы синхронного счетчика все входы PR и CLR также должны быть на логической 1 (их неактивное состояние), как показано на рис. 5.6.8.

Синхронный счетчик вниз

Преобразование синхронного счетчика вверх в обратный отсчет — это просто вопрос обратного отсчета.Если все единицы и нули в последовательности от 0 до 15 10 , показанной в таблице 5.6.2, дополнены (показано розовым фоном), последовательность станет от 15 10 до 0.

Рис. 5.6.9 Четырехбитный синхронный счетчик с понижением частоты

Цепь обратного счетчика

Поскольку каждый выход Q на триггерах JK имеет дополнение на Q, все, что необходимо для преобразования повышающего счетчика на рис. 5.6.8 в понижающий счетчик, показанного на рис. 5.6.9, — это использовать входы JK для FF1. с выхода Q FF0 вместо выхода Q.Теперь вентиль TC2 принимает входные данные от выходов Q FF0 и FF1, а TC3 также принимает входные данные с выхода Q FF2.

Рис. 5.6.10 Четырехразрядный синхронный счетчик вверх / вниз

Счетчик вверх / вниз

На рис. 5.6.10 показано, как один вход, называемый (ВВЕРХ / ВНИЗ), может использоваться для увеличения или уменьшения одного счета счетчика в зависимости от логического состояния входа ВВЕРХ / ВНИЗ.

Каждая группа вентилей между последовательными триггерами на самом деле является модифицированной схемой выбора данных, описанной в Комбинационном логическом модуле 4.2, но в этой версии используется комбинация И / ИЛИ, а не схема логического элемента И-НЕ, эквивалентная ДеМоргану. Это необходимо для обеспечения правильного логического состояния для следующего селектора данных.

Выходы Q и Q триггеров FF0, FF1 и FF2 подключены к тому, что фактически является входами данных A и B селекторов данных. Если управляющий вход находится на логической 1, то импульс CK на следующий триггер подается с выхода Q, что делает счетчик UP-счетчиком, но если управляющий вход равен 0, то импульсы CK подаются с Q и счетчик ВНИЗ счетчик.

Рис. 5.6.11 Четырехбитный счетчик вверх BCD

Синхронный счетчик вверх BCD

Типичное использование входов CLR показано в увеличивающем счетчике BCD на рис. 5.6.11. Выходы счетчика Q 1 и Q 3 подключены к входам логического элемента И-НЕ, выход которого поступает на входы CLR всех четырех триггеров. Когда Q 1 и Q 3 оба находятся на логической 1, выходная клемма логического элемента И-НЕ обнаружения предела (LD1) станет логическим 0 и сбросит все выходы триггеров на логический 0.

Поскольку в первый раз Q 1 и Q 3 оба находятся в логической 1 во время от 0 до 15 10 счетчик имеет счет десять (1010 2 ), это приведет к тому, что счетчик будет отсчитывать от 0 на 9 10 , а затем сбросить на 0, пропуская 10 10 до 15 10 .

Таким образом, схема представляет собой счетчик BCD 8421 , чрезвычайно полезное устройство для управления числовыми дисплеями через декодер BCD на 7 сегментов и т. Д. Однако путем перепроектирования системы стробирования для создания логического 0 на входах CLR для другого максимума значение, может быть достигнуто любое количество, кроме от 0 до 15.

Если у вас уже есть симулятор, такой как Logisim, установленный на вашем компьютере, почему бы не попробовать, например, создать восьмеричный счетчик вверх.

Рис. 5.6.12 Входы и выходы ИС счетчика

Входы и выходы ИС счетчика

Хотя синхронные счетчики могут быть построены из отдельных триггеров JK, во многих схемах они будут встроены в специализированные микросхемы счетчиков или в другие крупномасштабные интегральные схемы (LSIC).

Для многих приложений счетчики, содержащиеся в ИС, имеют дополнительные входы и выходы, добавленные для увеличения универсальности счетчиков.Различия между многими коммерческими микросхемами счетчиков в основном заключаются в различных предлагаемых возможностях ввода и вывода. Некоторые из них описаны ниже. Обратите внимание, что многие из этих входов имеют низкий активный уровень; это происходит из-за того, что в более ранних устройствах TTL любой неподключенный вход будет плавать до логической 1 и, следовательно, станет неактивным. Однако оставлять входы неподключенными не является хорошей практикой, особенно входы CMOS, которые плавают между логическими состояниями и могут быть легко активированы в любое допустимое логическое состояние из-за случайного шума в цепи, поэтому ЛЮБОЙ неиспользуемый вход должен быть постоянно подключен к его неактивной логике. государственный.

Разрешить входы

Рис. 5.6.13 Синхронный счетчик с повышением частоты с входами разрешения и очистки счета

Входы

ENABLE (EN) на микросхемах счетчиков могут иметь несколько разных имен, например Chip Enable (CE), Count Enable (CTEN), Output Enable (ON) и т. Д., Каждая из которых обозначает одинаковые или похожие функции.

Например,

Разрешение счета (CTEN) — это функция на интегральных схемах счетчика, а в синхронном счетчике, показанном на рис. 5.6.13, это активный низкий вход. Когда он установлен на логическую 1, это предотвратит прогресс отсчета даже при наличии тактовых импульсов, но счет будет продолжаться нормально, когда CTEN будет на логическом 0.

Обычный способ отключения счетчика при сохранении любых текущих данных на выходах Q состоит в том, чтобы запретить переключение триггеров JK, пока CTEN неактивен (логическая 1), путем включения входов JK всех триггеров JK. логика flops 0. Однако, поскольку логические состояния входов JK FF1, FF2 и FF3 зависят от состояния предыдущего выхода Q, либо напрямую, либо через вентили T2 и T3, чтобы сохранить выходные данные, выходы Q должны быть изолированы от входов JK, если CTEN равен 1, но выходы Q должны подключаться к входам JK, когда CTEN находится на логическом 0 (состояние включения счета).

Это достигается за счет использования дополнительных разрешающих вентилей (И), E1, E2 и E3, каждый из которых имеет один из своих входов, подключенных к CTEN (обратному CTEN). Когда счет отключен, CTEN и, следовательно, один из входов на каждом из, E1, E2 и E3 будет иметь логический 0, что приведет к тому, что эти разрешающие выходы вентилей и входы триггера JK также будут иметь логический 0, какие бы логические состояния ни присутствовали на выходах Q, а также на других входах разрешающих вентилей. Поэтому всякий раз, когда CTEN находится на логической 1, счет отключается.

Однако, когда CTEN находится на логическом 0, CTEN будет логической 1 и E1, E2 и E3 будут включены, в результате чего любое логическое состояние, присутствующее на выходах Q, будет передано на входы JK. В этом состоянии, когда на входе CK будет получен следующий тактовый импульс, триггеры будут переключаться в соответствии с их нормальной последовательностью.

Рис. 5.6.14 Асинхронная параллельная нагрузка

Асинхронная параллельная нагрузка

В то время как общие входы PR и CLR могут выдавать выходные значения 0000 или 1111, вход ПАРАЛЛЕЛЬНОЙ НАГРУЗКИ (PL) позволяет загружать любое значение в счетчик.Используя отдельный вход DATA для каждого триггера и небольшое количество дополнительной логики, логический 0 на PL загружает счетчик любым заранее определенным двоичным значением перед началом или во время счета. Метод достижения асинхронной параллельной загрузки на синхронном счетчике показан на рис. 5.6.14.

Операция загрузки

Двоичное значение, загружаемое в счетчик, подается на входы с D 0 по D 3 , а на вход PL подается импульс логического 0.Этот логический 0 инвертируется и применяется к одному входу каждого из восьми вентилей И-НЕ для их включения. Если значение, которое должно быть загружено в конкретный триггер, равно логической 1, это делает входы правого логического элемента И-НЕ 1,1, а из-за инвертора между парой логических элементов И-НЕ для этого конкретного входа левый вентиль И-НЕ входы будут 1,0.

В результате этого ко входу PR триггера применяется логический 0, а ко входу CLR — логическая 1. Эта комбинация устанавливает выход Q на логическую 1, то же значение, которое было применено к входу D.Точно так же, если вход D имеет логический 0, выход левого логического элемента И-НЕ пары будет логическим 0, а выход правого вентиля будет логической 1, что очистит выход Q триггера. Поскольку вход PL является общим для каждой пары логических элементов нагрузки NAND, все четыре триггера загружаются одновременно со значением 1 или 0, присутствующим на его конкретном входе D.

Рис. 5.6.15 Синхронный счетчик вверх / вниз с несколькими входами и выходами

Несколько входов и выходов

Модификации, подобные описанным в этом модуле, делают базовый синхронный счетчик гораздо более универсальным.Синхронные счетчики TTL и CMOS доступны в серии 74 микросхем, содержащих обычно 4-битные счетчики с этими и другими модификациями для широкого спектра приложений. На рис. 5.6.15 показано, как все входные функции, описанные выше, плюс некоторые важные выходы, такие как перенос пульсаций (RC) и счетчик клемм (TC), могут быть объединены в единую ИС синхронного счетчика.

Типичная одиночная синхронная ИС, такая как четырехразрядный двоичный счетчик вверх / вниз 74HC191, также использует эти функции ввода и вывода, которые обозначены в версиях NXP (рис.5.6.16) следующим образом:

Входы

• D 0 , D 1 , D 2 и D 3 (входы нагрузки) — 4-битное двоичное число может быть загружено в счетчик через эти входы, когда вход PL параллельной нагрузки находится на логическом 0

• CE (включение счетчика) — позволяет продолжать счет при нулевом значении. Останавливает счет без сброса при достижении логической 1.

• U / D (вверх / вниз) — считает в возрастающем режиме при 0, в меньшем — при логической 1.

• CP — Вход тактового импульса.

Рис.5.6.16 74HC191 Распиновка

Выходы

• Q 0 , Q 1 , Q 2 и Q 3 — четырехбитный двоичный выход.

• TC (Терминальный счетчик) — в некоторых версиях также называется MAX / MIN, выдает импульс логической 1, равный по ширине одному полному тактовому циклу, при каждом изменении самого старшего бита (что означает, что счетчик вышел за пределы конец счета вверх или вниз). TC может использоваться для определения конца возрастающего или обратного счета, а также будучи доступным в качестве выхода, TC используется внутри для генерации выхода Ripple Carry.

• RC (Ripple Carry) — выводит импульс логического 0, равный по ширине младшей части тактового цикла в конце счета, и при подключении к тактовому входу другой 74HC191 IC он действует как «перенос» к следующему счетчику.

Каскадные синхронные счетчики

Рис. 5.6.17 Подключение 74HC191 в каскаде

Подключение синхронных счетчиков в каскаде для получения более широких диапазонов счета упрощается в ИС, таких как 74HC191, за счет использования выхода пульсации переноса (RC) ИС, подсчитывающего 4 младших бита, для управления тактовым входом следующего по величине значительный IC, как показано красным на рис.5.6.17.

Хотя может показаться, что выходы TC или RC могут управлять следующим тактовым входом, выход TC не предназначен для этой цели, поскольку могут возникнуть проблемы с синхронизацией.

Синхронные и асинхронные счетчики

Хотя синхронные счетчики имеют большое преимущество перед асинхронными счетчиками или счетчиками пульсаций в отношении уменьшения проблем синхронизации, бывают ситуации, когда счетчики пульсаций имеют преимущество перед синхронными счетчиками.

При использовании на высоких скоростях только первый триггер в цепочке счетчика пульсаций работает с тактовой частотой.Каждый последующий триггер работает на половине частоты предыдущего. В синхронных счетчиках, где каждый каскад работает на очень высоких тактовых частотах, более вероятно возникновение паразитной емкостной связи между счетчиком и другими компонентами, а также внутри самого счетчика, так что в синхронных счетчиках помехи могут передаваться между различными каскадами счетчика, вызывая нарушение подсчет, если не предусмотрена адекватная развязка. Эта проблема уменьшена в счетчиках пульсаций из-за более низких частот на большинстве ступеней.

Кроме того, поскольку тактовые импульсы, подаваемые на синхронные счетчики, должны заряжать и разряжать входную емкость каждого триггера одновременно; синхронные счетчики, имеющие много триггеров, будут вызывать большие импульсы тока заряда и разряда в схемах драйвера часов каждый раз, когда часы меняют логическое состояние. Это также может вызвать нежелательные всплески на линиях питания, которые могут вызвать проблемы в других частях цифровой схемы. Это меньшая проблема с асинхронными счетчиками, поскольку часы управляют только первым триггером в цепочке счетчиков.

Асинхронные счетчики в основном используются для приложений с частотным разделением и для генерации временных задержек. В любом из этих приложений синхронизация отдельных выходов вряд ли вызовет проблемы с внешней схемой, а тот факт, что большинство каскадов счетчика работают на гораздо более низких частотах, чем входная синхронизация, значительно снижает любую проблему высокочастотного шума. вмешательство в окружающие компоненты.

ИС счетчика

синхронных (пульсация) Счетчики:

Синхронные счетчики:

Счетные схемы

— обзор

A Ранние сканирующие формирователи изображения

В середине-конце 1940-х годов появились сцинтилляторы NaI (Tl), счетные схемы и сцинтилляционные детекторы.В сочетании с системами моторного привода были разработаны клинические сканирующие устройства. В первом плоском сканирующем устройстве гамма-излучения, разработанном Кассеном и др. (1949), использовался сцинтиллятор из вольфрамата кальция. В течение двух лет за этим последовал коммерческий сканер на основе NaI (Tl), который использовался в клинических условиях (Рид-Кертис продал систему, основанную на конструкции Кассена), а к 1956 году — сканеры изображений с аннигиляцией позитронов (Aronow and Brownell, 1956). были разработаны и использовались для исследований на людях.

Первоначальные устройства гамма-сканирования использовали одиночные детекторы, тогда как позитронные сканеры использовали противоположные пары маленьких детекторов с электронным совпадением и без него.Были исследованы различные конструкции ограничивающих поле апертур (коллиматоров) для достижения различных компромиссов между пространственным разрешением и чувствительностью, и эти концепции обсуждаются в разделе IV C 3. Развитие сфокусированных коллиматоров (Newell et al., 1952) позволило увеличить чувствительность в фокусе детектора гамма-изображения, тогда как позитронные сканеры имели относительно однородный отклик с глубиной. В обоих случаях сканирование требовало последовательного перемещения детектора по области изображения (что занимало много минут), и было невозможно исправить движение пациента во время процедуры.Когда детектор был слишком тяжелым или слишком громоздким для перемещения, вместо этого перемещали пациента.

Наиболее часто используемым гамма-излучающим трассером был реактор 131 I, который также излучает ряд энергичных бета-лучей. Чтобы сохранить приемлемо низкие дозы облучения, для диагностических исследований можно вводить только небольшие количества, особенно при использовании долгоживущих бета- и гамма-излучающих индикаторов. Для эффективной остановки и сбора энергии от 131 I требуются большие толстые детекторы, а кристаллы NaI (Tl) толщиной 2 дюйма 3, 5 и 8 дюймов стали стандартным использованием в последующие годы.Коллиматоры, используемые с детекторами большей площади, давали профили отклика в форме песочных часов с наилучшим разрешением в фокусе системы. Коллимированные детекторы меньшего диаметра имели профили отклика в форме вытянутых эллипсов, и они обеспечивали более однородный отклик по глубине, необходимый для получения томографических изображений поперечного сечения, которые затем появлялись.

Эффективность систем визуализации позитронов и гамма-лучей зависит в основном от количества сцинтиллятора и геометрии, используемой в системе формирования изображения.Остановка аннигиляционных фотонов с энергией 511 кэВ требует более толстых кристаллов, чем требуется для низкоэнергетических гамма-лучей. Число, тип и объем детекторов, их геометрическое расположение и критерии для принятия действительного события влияют на относительную чувствительность двух методов, и эти факторы обсуждаются в раннем теоретическом разделе этой главы. Чтобы преодолеть ограничения чувствительности, Энгер разработал и построил первый многозондовый позитронный детектор. Это устройство для визуализации всего тела состояло из двух противоположных банков кристаллов 100 NaI, расположенных над и под объектом, через которые пациент перемещался для сбора данных для визуализации всего тела и исследований метаболизма индикаторов.Используя электронику совпадений, устройство создавало изображения излучения (и передачи) всего тела аннигиляционных фотонов; хотя, в принципе, устройство можно было бы использовать вместе с банками сфокусированных коллиматоров для получения изображений единичного гамма-излучения.

Была проделана большая работа по оптимизации коллиматоров для сканирования и систем визуализации на базе камер. В системах камер обычно используются коллиматоры с параллельными отверстиями, в которых размер отверстия, толщина перегородки и длина коллиматора рассчитаны на основе компромисса между желаемым пространственным разрешением (на соответствующих расстояниях) и чувствительностью для используемого диапазона энергий.Аналогичные решения необходимы для проектирования коллиматоров с наклонными отверстиями, сходящимися отверстиями, множественными и одиночными точечными отверстиями (Myhill and Hine, 1967).

Излучающие позитроны радионуклиды в основном производятся на циклотронах, и поэтому ранние разработки с короткоживущими излучателями были ограничены местами с местными циклотронами. Долгоживущие позитронные эмиттеры и генерируемые генераторами позитронные эмиттеры использовались в более удаленных местах. Режим работы сканера был дополнительно ограничен визуализацией статических или очень медленных динамических процессов.К концу 1950-х годов стало понятно, что картирование распределения излучающих позитроны индикаторов может сыграть важную роль в обнаружении и локализации опухолей головного мозга у пациентов. Преимущество по сравнению с однофотонной визуализацией было связано с лучшим соотношением опухоли к фону, связанным с более высокой авидностью опухоли из-за излучающих позитрон радиофармпрепаратов, которые тогда были доступны (Aronow, 1962). В большинстве ранних работ использовались индикаторы с периодом полураспада в несколько дней, в основном для визуализации опухолей головного мозга.Первоначальные исследования позволили получить высококонтрастные диагностические изображения с использованием индикаторов As-74 (17,5 дней) и Cu-64 (12,8 часов), и энтузиазм по поводу их разработки и использования был высоким.

В исследованиях физиологии легких использовались стационарные пары противоположных счетных датчиков для картирования региональных переходных процессов вдыхаемых газов. Кинетика газов 15 O, 13 N, C 15 O 2 и 11 CO 2 газов была измерена в верхней, средней и нижней трети легкого человека в поле зрения человека. парные детекторы (West and Dollery, 1960).Отсутствие устройства позитронной визуализации с большим полем зрения препятствовало дальнейшему развитию визуализации легких на многие годы.

Первый двухдетекторный сканер с компьютерным управлением, который производил изображения в продольном и поперечном сечениях гамма-лучей, был разработан Кулем и Эдвардсом в Университете Пенсильвании (Kuhl, 1964). Постепенно они улучшили чувствительность и разрешение системы за счет увеличения количества детекторов и использования более эффективной геометрии сканирования (Kuhl et al., 1977). Аппарат позволял получать качественные изображения поперечных срезов головного мозга, позволяющие отличать опухолевые образования от клиновидных образований, характерных для инсульта. Устройство стало системой визуализации только мозга, но ни одна из компаний в то время не хотела производить и продавать устройство для того, что считалось ограниченным рынком.

Коммерческие производители воспользовались исследовательскими инновациями и создали ряд мультидетекторных устройств, в которых массивы сфокусированных детекторов перемещались над и под пациентами для создания карт поглощения органов, а также изображений распределения по всему телу.Некоторые из устройств имели несколько сканирующих детекторов, расположенных под разными углами, каждый из которых двигался по-разному вокруг пациента. Основная цель этих разработок заключалась в повышении чувствительности и разрешения системы для улучшения качества изображения.

Счетчики (IC4520) — основы, конфигурации контактов и приложения

Что такое счетчики?

Счетчики — это цифровые устройства, выходы которых состоят из предопределенного состояния в соответствии с приложением тактовых импульсов. Другими словами, счетчики выдают выходной сигнал, позволяющий подсчитать количество приложенных к ним тактовых импульсов.Как правило, счетчики состоят из набора триггеров и могут быть асинхронным счетчиком, где выходной сигнал одного триггера является тактовым сигналом для соседнего, или синхронным счетчиком, когда на все триггеры подается только один тактовый вход.

Практический пример счетчика — IC 4520

Одним из критериев, которые необходимо учитывать при выборе счетчика IC, является диапазон счета, необходимый для вашего приложения. Если вам нужен счетчик для диапазона ниже 10 и вашему приложению нужны выходы декодирования, то IC 4017 вам больше подойдет.Если вам нужен счетчик с диапазоном от 10 до 15, и если декодирование не требуется, или если вы можете декодировать его с помощью внешней схемы, IC 4520 может вам подойти.

Если вы работаете с каким-либо приложением, например с счетчиком теней и т. Д., Которое не требует работы на высоких скоростях, то вы можете использовать эту схему, поскольку она экономит энергию. Но если вы используете эту схему для каких-либо высокоскоростных приложений, таких как «Калькулятор скорости с использованием счетчика импульсов», то рекомендуется использовать счетчик TTL, а не CMOS.Счетчик генерирует тактовые импульсы на выходе.

Характеристики IC4520

1. Два счетчика в одной микросхеме:

IC 4017 — это двойной счетчик, что означает, что он имеет два отдельных счетчика внутри. Оба они идентичны, и мы можем использовать их независимо. Мы можем использовать любой из двух счетчиков или оба счетчика одновременно.

2. Четырехбитный счетчик:

Счетчик имеет диапазон из четырех битов.4-1), то есть от 0 до 15.

3. Счетчик с низким энергопотреблением IC:

Это CMOS IC. КМОП-микросхемы довольно медленнее по сравнению со своими TTL-аналогами, но они потребляют меньше энергии. Таким образом, именно ваше приложение решает, какой тип ИС вам нужно выбрать.

Схема выводов IC 4520

Схема выводов 4520

Описание выводов:

Выводы с 1 по 7 соответствуют счетчику 1, выводы с 9 по 15 соответствуют счетчику 2, а выводы 8 и 16 являются общими для обоих счетчики.

Вот описание выводов для IC 4520:

  • Вывод 1 : Это вывод тактового входа, соответствующий счетчику 1. Тактовый сигнал запускается по положительному фронту. Это означает, что он опережает время для каждого нарастающего фронта. Clock генерирует цикл тактовых импульсов на сгенерированном выходе.
  • Контакт 2 : Это контакт включения для счетчика 1. Цепь счетчика 1 будет получать входные сигналы синхронизации только в том случае, если этот контакт установлен на ВЫСОКИЙ. В противном случае он сохраняет свое предыдущее состояние, даже если предоставляется какой-либо тактовый импульс.
  • Вывод 3 : Вывод 3 — это выход LSB счетчика 1. Он представляет собой первый бит из четырех выходных битов. Он имеет вес 1.
  • Вывод 4 : это второй выходной бит счетчика 1. Он имеет вес 2
  • Вывод 5 : Это третий выходной бит счетчика 1. Он имеет вес 4.
  • Вывод 6 : это четвертый выходной бит счетчика 1. Он имеет вес 8.
  • Вывод 7 : Это вывод сброса счетчика 1, который должен быть НИЗКИМ для нормального работа счетчика и HIGH, если вы хотите сбросить выход счетчика 1 на ноль.Штифт сброса действует как переключатель.
  • Контакт 8 : Это контакт заземления, который должен быть подключен к 0 В. Это общая земля для обоих счетчиков.
  • Контакт 9 : Это входной контакт синхронизации, соответствующий счетчику 2. Тактовая частота запускается по положительному фронту. Это означает, что он опережает время для каждого нарастающего фронта.
  • Контакт 10 : Это контакт включения, соответствующий счетчику 2. Цепь счетчика 2 будет получать входные сигналы синхронизации только в том случае, если этот контакт установлен на ВЫСОКИЙ.В противном случае он сохраняет свое предыдущее состояние, даже если предоставляется какой-либо тактовый импульс.
  • Контакт 11 : Контакт 3 является выходом LSB счетчика 2. Он представляет собой первый бит из четырех выходных битов. Его вес равен 1.
  • Контакт 12 : Это второй выходной бит счетчика 2. Он имеет вес 2
  • Контакт 13 : Это третий выходной бит счетчика 2. Он имеет вес 4.
  • Вывод 14 : это четвертый выходной бит счетчика 2.Он имеет вес 8.
  • Вывод 15 : Это вывод сброса счетчика 2, который должен иметь НИЗКИЙ уровень для нормальной работы счетчика и ВЫСОКИЙ, если вы хотите сбросить выход счетчика 1 на ноль.
  • Контакт 16 : Это контакт источника питания. На него должно подаваться положительное напряжение от + 3В до + 15В.

Применение счетчика: Счетчик импульсов:

Представленный счетчик импульсов примерно разделен на три части: источник импульсов, цифровые устройства, которые подсчитывают, хранят и подготавливают выходные данные, и дисплей для отображения накопленного счета.

Данный счетчик импульсов основан на микроконтроллере Atmel AT89C4051 / 52. Импульсы, совместимые с TTL-логикой, генерируемые источником, подаются на счетчик для подсчета (лучше всего брать от генератора сигналов или контрольной точки осциллографа). AT89C4051 — низковольтный, высокопроизводительный, 8-битный микроконтроллер семейства 8051.

Схема счетчика импульсов:

Системные часы играют важную роль в работе микроконтроллера. Кварцевый кристалл с частотой 11,0592 МГц обеспечивает базовую синхронизацию микроконтроллера (U1) на его выводах 18 и 19.Электролитический конденсатор C3 и резистор R1 обеспечивают сброс при подаче питания. Кнопочный переключатель используется для ручного сброса. Вывод порта P3.2 принимает входной импульс, и счетчик отображается на ЖК-дисплее. Контакты порта микроконтроллера с P2.0 по P2.1 подключены к контактам данных с D0 по D7 ЖК-дисплея, контакты порта P3.5, P3.6 и P3.7 подключены к RS выбора регистра, чтения-записи и включения E ЖК-дисплея. Данные, отображаемые на ЖК-дисплее, представлены в формате ASCII. На ЖК-дисплей отправляются только команды в шестнадцатеричной форме.Сигнал RS выбора регистра используется для различения данных (RS = 1) и команды (RS = 0). Используя предустановку 10k, можно управлять контрастностью ЖК-дисплея.

Видео по схеме счетчика импульсов:

Получайте последние идеи по различным проектам электроники, встроенным проектам, проектам робототехники, проектам, связанным с коммуникациями и т. Д., Регулярно посещая домашнюю страницу этого блога.

Синтезирующая генетическая последовательная логическая схема с генератором тактовых импульсов | BMC Systems Biology

Динамическая модель синтетических генетических логических схем

Применяя математические модели для описания биохимических реакций генетических систем, синтетическую генетическую схему с определенной функцией можно синтезировать с точки зрения системы.

Рассмотрим динамическую модель синтетической генетической логической схемы с L генами, описываемую классом нелинейных дифференциальных уравнений Хилла [7]

m˙i = αifiu-λimi + αi, 0, p˙i = βimi-γipi, i = 1,…, L

(1)

где m
я
и п
я
обозначают, соответственно, концентрации мРНК и белка для гена i, λ
я
и γ
я
— это, соответственно, скорости деградации мРНК и белка, α
я
— скорость транскрипции мРНК, β
я
— скорость синтеза белка, α
i, 0 — базальный дебит, f
я
(⋅) — функция активности промотора, которая описывает нелинейное поведение транскрипции и отражает силу взаимодействия между регулируемым белком и РНК-полимеразой (РНКп), а u — концентрация фактора транскрипции (ТФ), который продуцируется другим геном ( s) или индуктор (ы) для контроля скорости транскрипции генов-мишеней.

Для гена с участком оператора, который может связывать репрессор или активатор TF, функции активности промотора описаны как

и

где f
НЕ и f
Буфер — это функции активности промотора для логического НЕ и буфера [26, 30], соответственно, n — коэффициент Хилла, который обозначает кооперативность связывания между TF и ​​соответствующим оператором, а K — константа Хилла, которая пропорциональна длине или сродство сайтов связывания TF, вставленных в промоторную область генов-мишеней.Для логического элемента НЕ входом является репрессор, а ген производит белок только в отсутствие репрессора; в противном случае присутствие репрессора препятствует связыванию РНКп и промотора. Для генетического буфера вводом является активатор, который увеличивает связывание РНКп и промотора с образованием белка. Каркасы для двух логических вентилей показаны на рисунках 1 (a) и (b) соответственно.

Рисунок 1

Выражения класса генетических логических вентилей. (а) ворота НЕ; (b) буфер; (c) И ворота; (d) вентиль OR; (e) вентиль XOR; (f) вентиль NAND; и (g) ворота NOR.

Для генов с двумя операторскими сайтами, которые могут связывать два репрессорных ТФ или активаторных ТФ, функции промоторной активности описаны в соответствии с их логическими функциями как

fANDu1, u2 = u1K1n1u2K2n21 + u1K1n1 + u2K2n2 + u1K1n1u2K2n2

(4)

для ORu1, u2 = u1K1n1 + u2K2n2 + u1K1n1u2K2n21 + u1K1n1 + u2K2n2 + u1K1n1u2K2n2

(5)

fXORu1, u2 = u1K1n1 + u2K2n21 + u1K1n1 + u2K2n2 + u1K1n1u2K2n2

(6)

fNANDu1, u2 = 1 + u1K1n1 + u2K2n21 + u1K1n1 + u2K2n2 + u1K1n1u2K2n2

(7)

и

fNORu1, u2 = 11 + u1K1n1 + u2K2n2 + u1K1n1u2K2n2

(8)

где f
И , ф
ИЛИ , ф
XOR , ф
NAND и f
NOR являются, соответственно, функциями промоторной активности логических элементов AND, OR, XOR, NAND и NOR, u
1 и u
2 — концентрации ТФ репрессора или активатора, К
1 и К
2 — константы Хилла для u
1 и u
2 соответственно и n
1 и n
2 — соответствующие коэффициенты Хилла.Для логических вентилей AND, OR и XOR транскрипционное поведение регулируется двумя активаторными TF с разными сайтами связывания. Два репрессорных TF контролируют генетические выражения логических вентилей NAND и NOR. Их строительные конструкции показаны на рис. 1 (c) — (g).

В [38, 39] промотор и RBS рассматриваются как часть промотора-RBS для регулирования генетической экспрессии, поскольку период полужизни мРНК короче, чем у соответствующего белка. (1) можно переписать в виде

p˙i = ρifiu-γipi + ρ0, i, i = 1,…, L

(9)

где

ρi = αiβiλi, ρ0, i = α0, iβiλi

Здесь ρ
я
и ρ
0, я
— это новые скорости синтеза и базальной продукции белка.Динамическая модель дифференциального уравнения 2L (1) сводится к динамической системе с дифференциальным уравнением L (9). Для реальной реализации, извлекая соответствующие части промотор-RBS из библиотеки промотор-RBS, синтетическая генетическая цепь может быть реализована в генетических системах.

Синтетические генетические последовательные логические схемы

В цифровых логических схемах выход последовательных логических схем зависит не только от текущих входов, но и от прошлых входов. Для синхронных последовательных схем тактовый сигнал используется в качестве метронома для координации действий схем, которые колеблются между состояниями высокого и низкого уровня.Цепи с запущенными тактовыми сигналами становятся активными либо по переднему фронту, либо по спаду, либо по обоим фронтам нарастания и спада. Для последовательной логической схемы, запускаемой по нарастающему фронту тактового сигнала, она становится активной, когда ее тактовый импульс переходит от низкого уровня к высокому (от 0 до 1), и игнорирует переход от высокого уровня к низкому (от 1 до 0).

В генетических логических схемах колебательный сигнал, создаваемый репрессилятором, не идеален в качестве тактового генератора для использования в схемах, полагающихся на изменение нарастающего или спадающего фронта тактового сигнала для перехода между состояниями.Предлагаемый нами подход состоит в том, чтобы внедрить идею схемы формирования формы волны в электронике в генетические логические схемы и преобразовать синтезированный сигнал генетических колебаний в четкий тактовый сигнал или сигнал ШИМ с различными рабочими циклами. Регулируя величину рабочего цикла, тактовый импульс может генерироваться с передним или задним фронтом, частота которого согласована с частотой колебаний. Чтобы использовать тактовый импульс, сконструированный генетический счетчик, основанный на топологии электронной последовательной логической схемы, запускается для генерации тактового сигнала, частота которого обратно целочисленно кратна генетическому колебанию.

Синтетический генетический осциллятор

Явление колебаний в биологических системах было обнаружено на различных уровнях биологической организации. Его практическая функция заключается в контроле дозировки лекарств или в качестве синхронного механизма межклеточной коммуникации. Способность к колебаниям зависит не только от топологии сети, но и от параметров системы. В настоящее время простейший синтетический генетический осциллятор может быть синтезирован из одного гена, репрессирующего себя с помощью отложенной петли отрицательной обратной связи.Расширение простейшего осциллятора, называемого репрессилятором, состоит из трех генов (lacI, tetR, cI), которые подавляют друг друга в цепочке цикла. Продукт первого гена-репрессора, lacI из E. coli, ингибирует транскрипцию второго гена-репрессора, tetR, из транспозона устойчивости к тетрациклину Tn10, белковый продукт которого, в свою очередь, ингибирует экспрессию третьего гена-репрессора, cI из λ фаг. Наконец, cI ингибирует экспрессию lacI, завершая цикл отрицательной обратной связи [10].Динамическую модель репрессилятора можно описать как

p˙i = ρifNOT, ipj-γipi

(10)

где p
я
и п
Дж
— это концентрации белков для (i, j) (lacI, cI), (tetR, lacI) или (cI, tetR). Для другой конструкции колебательное поведение может быть вызвано рядом репрессорных и активаторных генов, в которых количество репрессорных генов должно быть нечетным.

Для того, чтобы проектировать генетический генератор с желаемыми колебаниями, можно реализовать регулирующую сеть гена для отслеживания синусоидального сигнала опорного дается

где y
г
— сигнал колебаний с нужной амплитудой A, базисной частотой ω
0 , фазы φ и y
d, 0 — это базовый уровень, обеспечивающий неотрицательную концентрацию белка.Более подробно о создании синтетических генетических осцилляторов с помощью алгоритмов оптимизации можно найти в [35].

Схема формирования сигнала

В электронике схема формирования сигнала предназначена для придания входному сигналу желаемой формы в соответствии с характеристической кривой ввода и вывода (I / O). Для колебательного входа и тактового выхода характеристическая кривая ввода-вывода желаемой схемы формирования сигнала показана на рисунке 2. Ступенчатая функция (пунктирная линия) с пороговым уровнем y
т
используется в электронике.Для входного сигнала, значение которого превышает пороговый уровень, он рассматривается как «высокий логический уровень». В противном случае это называется «низкий логический уровень». Однако в биологических системах не существует идеальной ступенчатой ​​функции. Вместо этого можно использовать сигмовидную функцию (сплошная линия на рисунке 2). На характеристической кривой ввода-вывода сигмовидной функции можно выделить две рабочие области: насыщение и переход. Входной сигнал в области насыщения может быть отключен и удерживаться на высоком уровне или на низком уровне для приближения.В переходной области выигрыш в рабочей точке y
т
должен быть больше, чем (нормализованный) 1, потому что он гарантирует, что входной сигнал, который больше или меньше порогового уровня, будет усилен или уменьшен. При каскадировании следующей сигмоидной функции входной сигнал колебаний будет постепенно достигать области насыщения и оставаться на высоком или низком уровне.

Рисунок 2

Идея схемы формирования генетической формы волны.

В соответствии с этой идеей, схема формирования формы сигнала может использоваться для регулирования периода логических высоких / низких уровней колебательного сигнала в синусоидальном цикле и генерирования сигнала ШИМ с другим рабочим циклом, определенным в

.

где D — рабочий цикл, Т
0 — базисный период колебательного сигнала (11) с 2π / ω
0 и Т
на — период «логического максимума» в базальном периоде. Для сигналов ШИМ с разными рабочими циклами порог получается путем рассмотрения

yT = ​​Asinω0t + φ + yd, 0, t = th ± Ton2

(13)

с

th = 1ω0sin-11-φω0, th∈0T0

(14)

Выбрать пороговый уровень приближающийся к y
d, 0 + A, тактовый импульс, служащий нарастающим запускаемым фронтом, генерируется и показан на рисунке 3 (a).Для тактового импульса, рассматриваемого как спадающий запускаемый фронт, показанный на рисунке 3 (b), можно выбрать пороговый уровень, который близок к y
d, 0 — A. Аналогичным образом, сигнал PWM с коэффициентом заполнения 50%, то есть тактовый сигнал с его частотой, согласованной с генетическим генератором, синтезируется и показан на рисунке 3 (c) при выборе базового уровня сигнала сигнал y
д, 0 . Другими словами, сигналы ШИМ с разными рабочими циклами могут быть синтезированы из колебательного сигнала через схему формирования формы волны на разных пороговых уровнях.

Рисунок 3

Идеальные сигналы ШИМ. (a) — нарастающий срабатывающий фронт; (b) — спадающий срабатывающий фронт; и (c) 50% рабочий цикл.

Реализация схемы формирования генетической формы волны

В инженерных схемах генетической логики предлагается использовать генетический буфер [30] в качестве буфера между двумя каскадными генетическими схемами для улучшения передачи логических сигналов. Он используется здесь, чтобы помочь в разработке схемы генетического формирования сигнала:

p˙k = ρkfBuffer, kuk, Kk, nk-γkpk + ρ0, k, k = 1,…, M

(15)

Его стационарное решение легко получить как

pk, ss = ρkγkfBuffer, kuk, Kk, nk + ρ0, kγk, k = 1,…, M

(16)

где p
к
— выходная концентрация k-го буфера, p
к, сс
обозначает его стационарную концентрацию, u
к
, К
к
и n
к
— входная концентрация, постоянная Хилла и коэффициент Хилла k-го буфера, соответственно, и ρ
к
, γ
к
и ρ
0, к
— это, соответственно, скорость синтеза, распада и базальная скорость.Второй член правой части (16) — минимальный уровень, а ρ
к
/ γ
к
— это разница между минимальным и максимальным уровнями. Выходная концентрация генетического буфера — это половина максимальной выходной концентрации, когда входная концентрация равна K
к
и, следовательно, K
к
относится к пороговому уровню y
т
.

На каждом этапе соответствующие входы и пороговые уровни задаются как

uk = yd, k = 1pk-1,1

(17)

и

Kk = yT, k = 1ρk-1 + ρ0, k-12γk-1,1

(18)

На первом этапе входным сигналом является сигнал колебаний в (11), а пороговый уровень выбирается в соответствии с желаемым рабочим циклом в (13).Для следующего этапа входной сигнал — это выходная концентрация предыдущего буфера, а пороговый уровень — это половина максимального выходного уровня в предыдущем. Топология предлагаемой нами генетической схемы формирования формы волны показана на рисунке 4. Колебательный сигнал от производства белка любым геном репрессилятора активирует первый ген в генетической схеме формирования формы волны, выработка которого активирует следующий ген. Постепенно колебания можно преобразовать в четкий тактовый сигнал или сигнал ШИМ.Однако проблема медленной сходимости к максимальному уровню возникает для большего порогового уровня K
к
. Чтобы решить эту проблему, можно снова каскадировать буфер с проектными параметрами (16) на последнем этапе генетической схемы формирования формы волны для компенсации выходного уровня.

Рисунок 4

Топология разработанной схемы генетического формирования сигнала.

Прирост в рабочей точке K
к
получается

Ak = ∂pk, ss∂ukuk = Kk = ρknk4γkKk

(19)

где A
к
— коэффициент усиления k-го буфера.Прирост пропорционален коэффициенту Хилла n
к
и скорость синтеза ρ
к
и обратно пропорциональна постоянной Хилла K
к
и скорость распада γ
к
в рабочей точке u
к
= К
к
. Для обеспечения необходимого условия усиления в рабочей точке K
к
должно быть больше 1.Сначала выбирается подходящая константа Хилла для желаемого синтезированного ШИМ-сигнала, а затем выбирается подходящий коэффициент Хилла n
к
, скорость синтеза ρ
к
и скорость распада γ
к
, удовлетворяющее (19). Из параметров системы на предыдущем этапе переходят к выбору соответствующих параметров системы на следующем этапе, удовлетворяющих (18) и (19). Из [38, 39], чтобы реализовать предложенную генетическую логическую схему в реальности, можно найти применимые компоненты промотор-RBS из сконструированной библиотеки промотор-RBS, характеристические кривые ввода-вывода которых способны удовлетворять (18) и (19) .

Конструкция схемы генетического делителя частоты

Делитель частоты в электронике — это устройство, которое генерирует выходной сигнал, частота которого обратно кратна частоте входного сигнала. Для достижения этой функции используется последовательная логическая схема, счетчик, которая состоит из серии триггеров и запускается тактовым импульсом для генерации тактовых сигналов с кратным базальным периодом. На рисунке 5 показан идеальный синхросигнал при запуске по нарастающему фронту синхросигнала с желаемым базальным периодом.

Рисунок 5

Идеальные тактовые сигналы с (а) базальным периодом; (б) двойной базальный период; и (c) четырехкратный базальный период.

Genetic JK flip-flop

Genetic JK flip-flop, основанный на топологии цифровых логических схем в электронике, делится на триггер, запускаемый по переднему фронту, и триггер, запускаемый по заднему фронту, как показано на рисунке 6. Для срабатывания по переднему фронту генетический триггер JK, его модель описана номером

Рисунок 6

Класс тактовых генетических триггеров JK.(a) — запускаемый по переднему фронту; и (b) — срабатывание по заднему фронту.

p˙W = ρWfANDpK, pCLK, KW, nW-γWpW, p˙V = ρVfANDpJ, pCLK, KV, nV-γVpV, p˙R = ρRfANDpW, pQ, KR, nR-γRpR, p˙S = ρSfANDpV, pQ ¯, KS, nS-γSpS, p˙Q = ρQfNORpR, pQ¯, KQ, nQ-γQpQ, p˙Q¯ = ρQ¯fNORpS, pQ, KQ¯, nQ¯-γQ¯pQ¯

(20)

где p
CLK
— концентрация тактового импульса от низкого к высокому, p
Вт
, п.
В
, п.
R
, п.
S
, п.
Q
, и pQ¯ обозначают, соответственно, белковые концентрации генов W, V, R, S, Q и Q¯.Генетический триггер JK, запускаемый нарастающим фронтом, становится активным только тогда, когда тактовый импульс переходит от низкого уровня к высокому. Имеется четыре генетических логических элемента И и два логических элемента ИЛИ, топология показана на рисунке 7. Белки p
К
и п
CLK
активируют транскрипцию гена W. Белки p
Дж
и п
CLK
активирует транскрипцию гена V. Продукция генов W и Q активирует транскрипцию гена R, а продукция генов V и Q ¯ активирует транскрипцию гена S.Белки p
R
и pQ ¯ подавляют транскрипцию гена Q и белков p
S
и п
Q
подавляют транскрипцию гена Q¯.

Рисунок 7

Топология генетического JK-триггера, запускаемого нарастающим фронтом.

Для генетического триггера JK, запускаемого по заднему фронту, модель описывается следующим образом:

p˙W = ρWfNANDpK, pCLK, KW, nW-γWpW, p˙V = ρVfNANDpJ, pCLK, KV, nV-γVpV, p˙ R = ρRfNANDpW, pQ, KR, nR-γRpR, p˙S = ρSfNANDpV, pQ¯, KS, nS-γSpS, p˙Q = ρQfNANDpS, pQ¯, KQ, nQ-γQpQ, p˙Q¯ = ρQ¯fNANDpR , pQ, KQ¯, nQ¯-γQ¯pQ¯

(21)

где p
CLK
— концентрация тактового импульса от высокого к низкому.Эта схема состоит из шести генетических логических элементов NAND с топологической структурой, показанной на рисунке 8.

Рисунок 8

Топология генетического JK-триггера, запускаемого падающим фронтом.

Генетический счетчик

Чтобы синтезировать тактовый сигнал с частотой, обратно кратной частоте генетического генератора, можно использовать схему синхронного генетического счетчика. Схема счетчика в электронике работает по переднему или заднему фронту тактового сигнала и подсчитывает количество тактовых импульсов.Основываясь на этой функции, сначала генерируется серия тактовых импульсов, используя предложенную нами схему формирования генетической формы волны, а затем используется сигнал тактовых импульсов для запуска генетического счетчика. Согласно карте Карно в теории цифровой логики, можно определить входные сигналы каждого генетического триггера JK и топологию схемы генетического счетчика. Чтобы синтезировать тактовые сигналы с 2 δ -кратным базальным периодом, в котором δ является положительным целым числом, схема синхронного генетического счетчика с числом δ запускаемых нарастающим фронтом генетических триггеров JK построена с помощью

p˙W1 = ρW1fANDpK1 , pCLK1, KW1, nW1-γW1pW1, p˙V1 = ρV1fANDpJ1, pCLK1, KV1, nV1-γV1pV1, p˙R1 = ρR1fANDpW1, pQ1, KR1, nR1-γR1pR1, p˙S1¯V1, p˙S1¯V1, p˙S1¯V1, p˙S1¯V1, p˙S1¯V1, p˙S1¯V1 -γS1pS1, p˙Q1 = ρQ1fNORpR1, pQ¯1, KQ1, nQ1-γQ1pQ1, p˙Q¯1 = ρQ¯1fNORpS1, pQ1, KQ¯1, nQ¯1-γQ¯1pQ¯1, ⋮ p˙Wδ = ρWδfANDpKδ, pCLK1, KWδ, nWδ-γWδpWδ, p˙Vδ = ρVδfANDpJδ, pCLK1, KVδ, nVδ-γVδpVδ, p˙Rδ = ρRδfANDpWδ, pQδ, KRδ, nRδ-γδRδSpRδ, ρδSδSpRδ, ρδSδSpRδ, KRδSδPRδ nSδ-γSδpSδ, p˙Qδ = ρQδfNORpRδ, pQ¯δ, KQδ, nQδ-γQδpQδ, p˙Q¯δ = ρQ¯δfNORpSδ, pQδ, KQ¯δ, nQ¯δ-γQ¯δpQ¯δ, p˙G1 = ρG1fANDpK2, pQ2, KG1, nG1-γG1pG1, ⋮ p˙Gδ-2 = ρGδ-2fANDpKδ-1, pQδ-1, KGδ-2, nGδ-2-γGδ-2pGδ-2,

(22)

с входом каждого генетического триггера JK, заданным как

pJ1 = pK1 = 1, pJ2 = pK2 = pQ1, pJ3 = pK3 = pG1, ⋮ pJδ = pKδ = pGδ-2

(23)

, где pCLK1 — сигнал тактового импульса от низкого к высокому, pQ1, pQ2, pQδ — соответственно тактовые сигналы с двойным, учетверенным и 2 δ -кратным базальным периодом.На рисунке 9 показана топология синхронного генетического счетчика для тактовых сигналов с базальным периодом 2 δ крат.

Рисунок 9

Топология синхронного генетического счетчика тактовых сигналов с
2
δ -кратный базальный период.

Чтобы синтезировать тактовый сигнал с тройным базальным периодом, с помощью

p˙W1 = ρW1fANDpK1, pCLK1, сконструирован синхронный генетический счетчик с двумя генетическими триггерами JK, запускаемыми по переднему фронту, и генетическим триггером JK, запускаемым по заднему фронту. KW1, nW1-γW1pW1, p˙V1 = ρV1fANDpJ1, pCLK1, KV1, nV1-γV1pV1, p˙R1 = ρR1fANDpW1, pQ1, KR1, nR1-γR1pR1, p˙S1 = ρS1fANDpV1, p˙S1 = ρS1fANDpV1, KV1 p˙Q1 = ρQ1fNORpR1, pQ¯1, KQ1, nQ1-γQ1pQ1, p˙Q¯1 = ρQ¯1fNORpS1, pQ1, KQ¯1, nQ¯1-γQ¯1pQ¯1, p˙W2 = ρW2fANDpK2, pCLK1, KW2, nW2-γW2pW2, p˙V2 = ρV2fANDpJ2, pCLK1, KV2, nV2-γV2pV2, p˙R2 = ρR2fANDpW2, pQ2, KR2, nR2-γR2pR2, p˙S2 = ρS2fAND2pV2, p˙S2 = ρS2fANDpV2, KV2 p˙Q2 = ρQ2fNORpR2, pQ¯2, KQ2, nQ2-γQ2pQ2, p˙Q¯2 = ρQ¯2fNORpS2, pQ2, KQ¯2, nQ¯2-γQ¯2pQ¯2p˙W3 = ρW3fNANDpK3, pCLK2, KW3 nW3-γW3pW3, p˙V3 = ρV3fNANDpJ3, pCLK2, KV3, nV3-γV3pV3, p˙R3 = ρR3fNANDpW3, pQ3, KR3, nR3-γR3pR3, p˙S3 = ρS3fNANDpV3, pS3 = ρS3fNANDpV3, pS3fNANDpV3, pS3fNANDpV3, pS3fNANDpV3, pS3 Q3 = ρQ3fNANDpS3, pQ¯3, KQ3, nQ3-γQ3pQ3, p˙Q¯3 = ρQ¯3fNANDpR3, pQ3, KQ¯3, nQ¯3-γQ¯3pQ¯3p˙G1 = ρG1fORpQ2, pQ3, KG1, nG1 γG1pG1,

(24)

с входом каждого генетического триггера JK, заданным как

pK1 = pK2 = 1, pJ1 = pQ¯2, pJ2 = pQ1, pJ3 = pQ2, pK3 = pQ¯2

(25)

, где pCLK1 — это сигнал тактового импульса от низкого до высокого, pCLK2 — это тактовый импульсный сигнал от высокого до низкого, а pG1 — тактовый сигнал с тройным базальным периодом.Топология синхронного генетического счетчика для тактового сигнала с тройным базальным периодом показана на рисунке 10, а соответствующие идеальные сигналы показаны на рисунке 11.

Рисунок 10

Топология синхронного генетического счетчика тактового сигнала с тройным базальным периодом. (a) Сигнал тактового импульса от низкого до высокого; (b) Сигнал тактового импульса от высокого к низкому; (c) Выходной сигнал pQ1 первого генетического триггера JK; (d) Выходной сигнал pQ2 второго генетического триггера JK; (e) Выходной сигнал pQ3 третьего генетического триггера JK; и (f) Выходной сигнал логического ИЛИ (d) и (e) .

Рисунок 11

Идеальные сигналы для синтеза тактового сигнала с тройным базальным периодом. (a) Сигнал тактового импульса от низкого до высокого; (b) Сигнал тактового импульса от высокого к низкому; (c) Выходной сигнал pQ1 первого генетического триггера JK; (d) Выходной сигнал pQ2 второго генетического триггера JK; (e) Выходной сигнал pQ3 третьего генетического триггера JK; и (f) Выходной сигнал логического ИЛИ (d) и (e) .

Вышеупомянутый подход является общим, аналогичным образом можно определить соответствующие входы каждого генетического триггера JK на основе инженерной теории цифровой логики [40] и каскадировать эти базовые триггеры, чтобы напоминать другие типы генетических триггеров. счетчики с желаемой рабочей частотой.

Цифровые счетчики — CircuitVerse

Счетчик — это последовательная схема.
Цифровая схема, которая используется для подсчета импульсов, известна как счетчик.
Счетчик — это самое широкое применение шлепанцев.Это группа триггеров с тактовым сигналом.
Счетчики бывают двух типов.

Содержание

  1. Асинхронные счетчики или счетчики пульсаций
    1. Логическая схема
    2. Типы
    3. Операция
    4. Таблица истинности
  2. Синхронные счетчики
    1. 2-битные синхронные повышающие счетчики
    2. Типы
    3. Логическая схема
    4. Операция

Асинхронные счетчики или счетчики пульсаций

Логическая схема 2-битного счетчика пульсаций вверх показана на рисунке.Используется тумблер (T) триггер.
Но вы можете использовать триггер JK также с J и K, постоянно подключенными к логической 1.
Внешняя синхронизация применяется к тактовому входу триггера A, а выход QA применяется к тактовому входу следующего триггера, то есть FF-B.

Логическая схема

Типы

Он известен как счетчик пульсаций из-за того, как тактовый импульс проходит через триггеры. Триггер, применяемый с внешним тактовым импульсом, действует как младший значащий бит (младший значащий бит) в последовательности счета.Триггер переключает выход либо для каждого положительного фронта тактового сигнала, либо для отрицательного фронта тактового сигнала.

  • 2-битный счетчик пульсации: он содержит два триггера. 2-битный счетчик пульсаций может считать до 4 состояний. Считает от 0 до 3.
  • 2-битный счетчик обратного импульса: он содержит два триггера. 2-битный счетчик пульсаций может считать до 4 состояний. Он известен как обратный счетчик, поскольку ведет обратный отсчет от 3 до 0.
  • 3-битный счетчик пульсации: он содержит три триггера.3-битный счетчик пульсаций может считать до 8 состояний. Считает от 0 до 7.

  • 3-битный счетчик обратного отсчета пульсации: он содержит три триггера. 3-битный счетчик пульсаций может считать до 8 состояний, отсчитывая от 7 до 0.

  • Десятичный или двоично-десятичный счетчик: двоично-десятичный (BCD) — это последовательный цифровой счетчик, который считает десять цифр. Он считает от 0 до 9. Когда тактовый импульс приближается к 10, порты QB и QD становятся высокими, и, таким образом, выход логического элемента NAND становится низким, что сбрасывает все триггеры.

Эксплуатация

Состояние Операция
Сначала позвольте обоим FF быть в состоянии сброса QBQA = 00 изначально.
После 1-го отрицательного фронта тактового сигнала Как только будет применен первый отрицательный фронт тактовой частоты, FF-A переключится, и QA станет равным 1. QA подключен к тактовому входу FF-B. Поскольку QA изменилось с 0 на 1, FF-B обрабатывает его как положительный фронт тактовой частоты.В QB нет изменений, потому что FF-B запускается по отрицательному фронту FF.QBQA = 01 после первого тактового импульса.
После 2-го отрицательного фронта тактового сигнала По прибытии второго отрицательного фронта тактовой частоты FF-A переключается снова и QA = 0. Изменение QA действует как отрицательный фронт тактовой частоты для FF-B. Таким образом, он также будет переключаться, и QB будет 1.QBQA = 10 после второго тактового импульса.
После 3-го отрицательного фронта тактовой частоты По прибытии 3-го отрицательного фронта тактового сигнала FF-A снова переключается, и QA становится 1 из 0.Поскольку это положительное изменение, FF-B не реагирует на него и остается неактивным. Таким образом, QB не изменяется и продолжает оставаться равным 1.QBQA = 11 после третьего тактового импульса.
После 4-го отрицательного фронта тактового сигнала При появлении 4-го отрицательного фронта тактового сигнала FF-A снова переключается, и QA становится равным 1 с 0. Это отрицательное изменение QA действует как тактовый импульс для FF-B. Следовательно, он переключается на изменение QB с 1 на 0. QBQA = 00 после четвертого тактового импульса.

Таблица истинности

Счетчики синхронные

Если «тактовые» импульсы применяются ко всем триггерам счетчика одновременно, то такой счетчик называется синхронным счетчиком.

2-битный синхронный восходящий счетчик

Входы JA и KA FF-A связаны с логикой 1. Таким образом, FF-A будет работать как триггер. Входы JB и KB подключены к QA.

Типы

  • 4-битный синхронный восходящий счетчик: в повышающем счетчике 4-битная двоичная последовательность начинается с 0000 и увеличивается до 1111, то есть от 0 до 15.
  • 4-битный синхронный обратный счетчик: Обратный счетчик считает числа в порядке убывания, то есть от 15 до 0.
  • 4-битный синхронный счетчик вверх / вниз: этот счетчик имеет два режима счета i.е. счет вверх и счет вниз. Есть переключатель режима, который переключает между двумя режимами счетчика. Когда режим M = 0, он ведет обратный отсчет, а когда режим M = 1, он ведет обратный отсчет.
  • 4-битный синхронный десятичный счетчик: десятичный десятичный счетчик показывает усеченную двоичную последовательность и идет от 0000 до
    1001 состояние. Вместо перехода из состояния 1001 в состояние 1010 он возвращается в состояние 0000.
  • Счетчик звонков: Счетчик звонков — это приложение регистра сдвига, в котором выход последнего триггера соединен с входом первого триггера.В кольцевом счетчике, если выход любого триггера равен 1, то выход остальных триггеров равен 0. Кольцевые счетчики передают один и тот же выход по всей схеме.
  • Счетчик Джонсона или счетчик с витым кольцом: Счетчик Джонсона представляет собой модификацию кольцевого счетчика. При этом инвертированный выход триггера последнего каскада соединен со входом первого триггера. Если мы используем n триггеров для разработки счетчика Джонсона, он известен как 2n-битный счетчик Джонсона или Mod 2n-счетчик Джонсона.

Логическая схема

Эксплуатация

Состояние Операция
Сначала позвольте обоим FF быть в состоянии сброса QBQA = 00 изначально.
После 1-го отрицательного фронта тактового сигнала Как только будет применен первый отрицательный фронт тактовой частоты, FF-A переключится, и QA изменится с 0 на 1. Но в момент применения отрицательного фронта тактовой частоты QA, JB = KB = 0.Следовательно, FF-B не изменит своего состояния. Таким образом, QB останется 0. QBQA = 01 после первого тактового импульса.
После 2-го отрицательного фронта тактового сигнала По прибытии второго отрицательного фронта тактового сигнала FF-A переключается снова, и QA изменяется с 1 на 0. Но в этот момент QA было 1. Таким образом, JB = KB = 1 и FF-B переключится. Следовательно, QB изменяется с 0 на 1. QBQA = 10 после второго тактового импульса.
После 3-го отрицательного фронта тактовой частоты При применении третьего спадающего фронта тактового сигнала FF-A переключится с 0 на 1, но состояние FF-B не изменится.QBQA = 11 после третьего тактового импульса.
После 4-го отрицательного фронта тактового сигнала При применении следующего тактового импульса QA изменится с 1 на 0, так как QB также изменится с 1 на 0. QBQA = 00 после четвертого тактового импульса.

Пожалуйста, включите JavaScript, чтобы просматривать комментарии от Disqus.

4QD-TEC: Аналоговый счетчик импульсов

Введение

Хотя это полностью функциональная схема, она содержит несколько интересных моментов: в деталях, возможно, в ней нет ничего необычайно оригинального, но в целом начало — это творческое решение поставленных проблем.

Он был разработан для применения в сварочном аппарате: есть много частей оборудования, которые имеют цилиндрическую форму и подвергаются сильному поверхностному износу.Например, дробилки руды, а также опорные и роликовые колеса гусеничных машин, которые часто используются при землеройных работах. Они быстро изнашиваются, поэтому с экономической точки зрения имеет смысл повторно покрыть компонент твердым металлом. Обычно это делается путем сварки с использованием твердосплавного наплавочного сплава.

Когда изделие вращается с постоянной скоростью, сварочная головка колеблется из стороны в сторону, накладывая сварной шов зигзагообразным или прямоугольным образом. В конце полного поворота сварочная головка перемещается вбок на расстояние, более или менее равное ширине колебания, с учетом некоторого перекрытия.На последнем повороте головку нельзя смещать в сторону, но сварной шов нужно немного «перебегать», чтобы он нахлынул на новую поверхность. Некоторые машины предназначены для работы с компонентами самых разных диаметров. Эти машины использовали шаговый двигатель для вращения, потому что они дают такой широкий диапазон скоростей.

Эта схема представляет собой аналоговый счетчик перебега для такого шагового вращателя! Как такое приложение, это необычное требование! Но схема может представлять общий интерес.

Схема содержит элементы:

  • Лестничный генератор
  • Аналоговый счетчик
  • Компаратор с контролируемым гистерезисом
  • Насос для наполнения стакана и ведра

Нагнетательный насос

Эта схема на самом деле представляет собой два основных блока, каждый из которых может быть полезен в других целях.Первый блок, слева, до Тр5 включительно, представляет собой червячный насос заряда. Если вы не знаете этот термин, он относится к небольшому конденсатору (чашка — C1), сбрасывающему свой заряд в больший (ведро). На определенном уровне ведро переполняется и запускает что-то еще. Это что-то вроде аналогового делителя, если хотите!

Ведро — это конденсатор емкостью 100н, подключенный к затвору BF244 (J-FET). Входной сигнал должен быть последовательностью импульсов (прямоугольной формы или аналогичной) повторяемой амплитуды, подаваемой на счетный вход.

Чтобы запустить схему, вход Start должен быть достаточно высоким, чтобы включить Tr1, который выключает Tr2. Коллектор Tr5 теперь может свободно плавать вверх.

Каждый раз, когда входной счетчик увеличивается, C1 разряжается через диод в стеклоочиститель предустановки. Когда счет становится низким, C1 заряжается через эмиттер Tr3. Но ток эмиттера Tr3 должен течь от коллектора, поэтому напряжение на затворе Tr4 немного падает. Таким образом, Tr4 перестает проводить, ток течет через конденсатор 3M3 и включает Tr5, заставляя коллектор Tr5 подниматься достаточно, чтобы восстановить напряжение затвора.Заряд чашки влетел в ведро, изменив свое напряжение.

Теперь, если чаша составляет, скажем, 100 пФ, а размах входного напряжения (в «счетчике») составляет 10 В, то изменение на коллекторе Tr5 будет 10 мВ. Вы можете настроить значения по своему усмотрению. Другими словами, соотношение ведра к чашке составляет 1000: 1, тогда нам нужно 1000 входных импульсов 10 В, чтобы качнуть выход на 10 вольт.

Вы можете выбрать размер чашки и ведра по своему вкусу. Помните, что бакет должен иметь низкую утечку — вот почему я использовал JFET для входа, но схема также работает с транзистором NPN для входа.С JFET напряжение «отсечки» (в этот момент схема работает) является переменным, поэтому мы подаем предустановку, чтобы отрегулировать рабочую точку схемы. С транзистором NPN для входа вы можете удалить предустановленные и присоединенные детали и подключить базу Tr3 к линии + ve. Транзистор немного потечет заряд в ведре.

Компаратор

Теперь мы подошли ко второй половине схемы, которая представляет собой 3-транзисторный компаратор напряжения. Но я хотел, чтобы уровень, на котором я обнаружил, был полностью изменяемым, по существу, от 0 В до полного напряжения питания.Обычно вы применяете гистерезис к компаратору с помощью резистора обратной связи от выхода к неинвертирующему входу (то есть через 100 кОм к базе Tr6). Но есть проблема, потому что, когда вход Adjust низкий, ток, подаваемый обратно, намного больше, чем когда вход Adj высокий, поэтому гистерезис зависит от напряжения настройки.

Вот хитрый проект: хвост Tr6 / Tr7 — это источник тока Tr8, Tr9 (см. Источники тока и зеркала. Когда выход становится высоким, хвостовой ток здесь увеличивается в 5 раз на 4K7.Теперь увеличение тока транзистора требует дополнительного тока возбуждения базы. Но два базовых резистора различны, так что дополнительный базовый привод вызывает более сильное выключение Tr7 и более сильное включение Tr7, что дает гистерезис независимо от рабочей точки.

Накачка заряда была взята из идеи, я полагаю, из Wireless World, но переключение хвостового тока — это то, что я не видел в другом месте, и это оригинально.

Эта же схема также используется в нашем интерфейсе радиоуправления.

Информация о странице

© 1996- 4QD-TEC

Автор Пейджа: Ричард Торренс

Цифровой счетчик импульсов — BOGIN, JR.

Это простая, но универсальная схема интегратора подсчета / сглаживания импульсов с NE555 в качестве формирователя и маленьким ЖК-дисплеем на выходе. Изначально я сделал это для подсчета импульсов от моих счетчиков Гейгера, поэтому я включил пьезо-динамик в сочетании со светодиодом для индикации, но он также может иметь множество других приложений, таких как счетчики оборотов, счетчики треков / кругов и так далее.

Схема

Схема состоит из двух основных частей, первая часть — это формирователь волны, который преобразует входные импульсы в форму волны прямоугольной формы. Я использовал NE555, так как их у меня много, однако ничто не мешает вам сделать это с дискретными частями … Как упоминалось выше, моей целью было объединить счетчик с измерителем излучения, чтобы выходной сигнал определенной формы также поступал на пьезоэлектрический динамик. и к светодиодному диоду. Надо сказать, что слышимые «тики» обладают достаточной громкостью, чтобы их можно было услышать даже на расстоянии.

Верх

Что касается самого подсчета импульсов, то здесь и проявилось мое (творческое) лень. Чтобы все было проще и проще, я не хотел возиться со схемой драйвера для отдельного дисплея. Затем я узнал на eBay, что существует множество так называемых «счетчиков подсчета» с низкой ценой за штуку; ок. 1 евро. Эти счетчики запускаются из ячейки с одной кнопкой и отключаются после нескольких минут бездействия. Их нужно взломать изнутри и осмотреть кнопку «СЧИТАТЬ»; мой был подключен непосредственно к положительному выводу ячейки, а другой вывод был подключен к внутренней схеме.Здесь подключается выход формирователя.
Приведенная выше схема работает для аналогичных счетчиков указанного выше типа. В некоторых случаях вам может потребоваться повозиться с конденсаторами связи C1 и C2, особенно если один импульс регистрируется как два, три и т.